MAXPLUSII图形输入法设计概述.pptVIP

步骤6：管脚分配 单击此项 单击后出现下图 步骤6：管脚分配 步骤6：管脚分配 选择此项 单击Layout选项，选择Device View选项可观察MAX+PLUS II的默认管脚分配情况 步骤6：管脚分配 选择此项 选择后，即可进入手动分配引脚状态 步骤6：管脚分配 利用鼠标左键选定引脚 鼠标左键选定要分配的管脚，拖动鼠标到要放置的位置，松开鼠标左键，即可完成一个引脚的手动分配，依次放置所有引脚，即可完成引脚的手动分配。 再编译一次， 将引脚信息编译进去 选择编程器， 准备将设计 好的半加器 文件下载到目 器件中去 编程窗口 步骤7：编程下载 (1) 下载方式设定。 步骤7：编程下载 (1) 下载方式设定。 设置编程下载方式 在编程窗打开 的情况下选择 下载方式设置 选择此项下 载方式 步骤7：编程下载 (1) 下载方式设定。 图4-18 设置编程下载方式 (2) 下载 向CPLD/FPGA器件中下载配置文件 下载（配置） 成功 步骤8：设计顶层文件 (1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口 在顶层编辑窗中调出已设计好的半加器元件 (2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。 (3) 将当前文件设置成Project，并选择目标器件为EPM7128SLC84-15。 (4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。 在顶层编辑窗中设计好全加器 (5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 (6) 引脚分配、编译并编程下载，硬件实测此全加器的逻辑功能 1位全加器的时序仿真波形 设计流程归纳 MAX+plus II一般设计流程 MAXPLUSII高级应用 一、层次化设计 数字系统设计的一般方法是采用自顶向下的层次化设计。在MaxplusII ，可利用层次化设计方法来实现自顶向下的设计。一般在电路的具体实现时先组建低层设计，然后进行顶层设计。 在层次化设计中，相同名字的导线代表它们在电气上是相连的。 例： 二、BUS的使用 采用BUS可使设计清楚易读，并且可减轻设计中重复连线的负担，此外，利用BUS可方便在波形窗口中观测仿真结果。 画BUS，一种是直接从含有BUS的器件直接引出；另一种方法是在单线上单击鼠标右键，在line style中选择粗线，即可生成BUS，然后可用鼠标左键单击此线，此时线变为红色，输入文字即可为此BUS命名。 三、 LPM（可调参数元件）使用 MaxplusII中为增加元件库的灵活性，为一些常用功能模块提供了参数化元件，这些元件的规模及具体功能可有用户直接指定。 例：使用可调参数元件lpm_counter直接构成一个模为12，具有异步清零，计数使能功能的计数器。 1、调入参数化元件lpm_counter 2、按需要设置lpm_counter的具体参数 在PORTS区，选择使用 aclr cnt_en clock q[LPM_WIDTH-1..0]，其他信号选择不用。 在PARAMETERS区的NAME下面选中一具体参数，如 “LPM_MODULUS”,其代表计数器的模值,在旁边的编辑区添上“12”,单击“change”即可完成此参数的设置. 按同样步骤,将“LPM_WIDTH”设为4,代表四位计数器. 3、 加上具体输入输出管脚、编译、器件选择、管脚锁定、仿真、配置、最后完成该设计。 第四章 MAX+PLUS II 介绍 设计输入 项目编译 项目校验 器件编程 MAX+PLUS II 时间分析器 MAX+PLUS II 图形编辑器 MAX+PLUS II 文本编辑器 MAX+PLUS II 编程器 编译器 网表提取器 适配 逻辑 综合器 数据库 建库器 MAX+PLUS II 信息处理器 和 层次显示 ES-Site PLS-WEB 允许用户使用 Classic 系列, MAX5000 系列, MAX7000(S) 系列以及EPM9320, EPF8282A/EPF8452A, EPF6016, EPF10K10器件完成设计 运行光盘中的安装程序 从 光盘中读取EDA相应的目录，F：\EDA\ALTERA9.3 然后点击SETUP.EXE运行安装执行文件。 Max+Plus II 的安装 第次运行 MAX+PLUS II Max+Plus II 的安装 Max+Plus II 的安装 申请授权代码 在您选择 ES site license 按钮后,出现一个 ES Site 授权代码 申请窗口，如左图所示。 认真填