04年《EDA技术》试题答案.docVIP

电子科技大学二零零四至二零零五学年第一学期（A） 填空题：（20分，每小题2分） 用VHDL语言进行设计过程中一般要进行仿真以判断设计是否正确，在综合前进行的仿真称为 功能仿真 ，综合后进行的仿真称为 时序仿真 。 CPLD和FPGA内部结构差别很大，一般CPLD是一种以 乘积项 方式构成逻辑行为的器件，而一般FPGA则是以 查找表 方式构成逻辑行为的器件。 Altera公司的FLEX 10K系列器件的内部结构主要包括： 逻辑阵列块(LAB) 、 嵌入式阵列块（ＥＡＢ） 、 I/O单元 和 快速通道互连 。 VHDL语言中端口buffer和inout的主要区别是 buffer不能接收外部的输入信号，inout可实现双向数据传送 。 数字频率计功能是测量被测信号的频率，测量频率的基本原理是： 1秒时间内 代测信号的脉冲个数 。 在VHDL语法规则中变量只能在 进程 和 子程序 中使用。 EDA软件