基于FPGA的采样状态机的设计与仿真本科设计.docVIP

(此文档为word格式，下载后您可任意编辑修改！) 南京林业大学 本科毕业设计（论文） 题 目：基于FPGA的采样状态机的设计与仿真 学 院：机械电子工程学院 专 业： 测控技术与仪器 学 号： 070307114 学生姓名： 万海洋 指导教师： 黄石红 职 称： 副教授 二O一一年 5月24日 摘要 采样是数字系统设计中的重要环节，而传统的A/D器件采样多是用CPU或单片机完成的。这些方法编程简单，但控制周期长，速度慢。而有限状态机(Finite State Machine,FSM)在数字系统设计中应用十分广泛，随着电子技术日新月异的发展。大规模系统与电路的出现，传统的手工设计状态机已经不可能，而基于FPGA的VHDL语言描述状态机是大势所趋。基于FPGA语言描述的硬件设计，能够充分利用A/D采样的速度快的高性能，有效提高工作效率与精度。 关键词：EDA VHDL FPGA 采样状态机 数码管显示 Abstract Digital sampling is an important part of system design, and traditional A / D sampling device with a CPU or microcontroller mostly comp