基于fpga的自动打铃器设计大学生毕业（设计）论文.doc

基于FPGA的打铃器的设计 学 院 电 子 工 程 学 院 学 号 11111010103 班 级 A1121班 专 业 姓 名 何树良 指导 教 师 目 录 4 1.1选题目的 4 1.2 FPGA的发展历程 4 1.2.FPGA的优点 5 1.3器件及工具介绍 5 1.3.1 QuartusⅡ设计步骤 5 5 2.1设计方案分析与选择 5 2.2打铃器总体构成 6 2.3分频模块设计 7 2.4消抖模块设计 8 2.5时钟模块设计 8 9 2.5.2分计数模块 9 2.5.3时计数模块 10 2.5.4调时模块 11 2.6闹钟模块设计 12 12 2.6.2比较模块 13 2.7打铃模块设计 15 2.8报警模块设计 17 2.8.1报警时长设定模块 17 17 2.9显示模块设计 18 时间切换模块 18 20 2.10按键电路设计 22 第三章 实验结果分析 22 3.1测试过程 22 3.2结果分析 23 参考文献 25 附 录 26 摘 要 打铃器为学校上下课时间的准确控制提供了很大的便利，并且在工厂、办公室等场合也起到了提醒人们时间的作用，因此打铃器的设计有一定的实用意义。本设计的学校打铃器采用基于现场可编程门阵列（FPGA）的方法，底层模块采用硬件描述语言（HDL）设计，不仅能对时、分、秒正常计时和显示，而且还可进行闹铃时间的设定，上下课时间报警，报警时间。系统主芯片采用美国Altera公司的EP3C40F484I7器件，由时钟模块、控制模块、闹钟模块、定时模块、数据译码模块、显示以及报时等模块组成，由按键进行时钟的校时、清零、启停等。本文在介绍FPGA器件的基础上，着重阐述了如何使用FPGA器件进行系统的开发，以及如何实现学校打铃系统通过及，打铃器正常计时、定时报警、报警时长设定等功能，可为日常作息提供准确、便捷的提醒。 关键词：打铃器 现场可编程门阵列 硬件描述语言 第一章 绪论 1.1选题目的 打铃器的数字化给人们生产生活带来了极大的方便，而且大大地扩展了时钟原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以时钟数字化为基础的。因此，研究时钟及应用，有着非常现实的意义。将借助EDA技术，完成基于FPGA器件的学校打铃器的设计。EDA技术的发展经历了一个由浅到深的过程数字电路用语言可以进行方便的描述，经过生成元件后可作为一个标准元件进行调用。同时，借助于开发设计平台，可以进行系统的仿真。 对于电子技术课程设计，特别是数字系统性的课题，，即可设计出各种比较复杂的数字系统，如设计频率计、交通控制灯、秒表等作为电子信息工程专业的学生，EDA技术毕业设计中可快速、经济地设计各种高性能的电子系统，并且很容易实现、修改及完善。 1.2 FPGA的发展历程 作为一种可编程逻辑器件，现场可编程门阵列（Field Programmable Gate ArrayFPGA）的出现展变化的必然，他的出现推动着可编程逻辑器件的进一步发展。因此说，了解了可编程逻辑器件的发展历程，也就了解了FPGA的发展历程。 是20世纪70年代发展起来的一种新型器。它的应用不仅简化了电路设计，降低了成本，提高了系统的可靠性，而且给数字系统的设计方式带来了革命性的变化，其结构和工艺的变化经历了一个不断发展的过程。20世纪70年代，早期的可编程逻辑器件只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（EEPROM）3种。随后，出现了一类结构稍微复杂的可编程芯片，即可编程逻辑阵列（Programmable Logic Array，PLA）。PLA在结构上由一个可编程的与阵列和可编程的或阵列构成，阵列规模小，编程过程复杂繁琐。PLA既有现场可编程的，又有掩膜可编程的[2]。 1.2.FPGA的优点 1.3器件及工具介绍 1.3.1 QuartusⅡ设计步骤 Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式。内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程[4]。 设计输入包括原理图输入、HDL 文本输入、EDIF 网表输入、波形输入等几种方式。进