电子时钟课程设计报告资料.docVIP

课 程 设 计 报 告 设计题目： 电子时钟的设计 学 院： 电气工程学院 学生姓名： 张德海 学 号： 指导教师： 马晓春  摘 要 此次电子时钟的设计，是以同步加法计数器74LS161为基础的时序逻辑电路设计，具有较强的实际应用性。通过555多谐振荡功能产生计数器计数的脉冲信号。74LS161可以灵活的应用于各种数字电路的设计，实现各种功能。在本设计中，使用74LS161的级联方式实现了多级多进制的计数并分级连接数码管，实现了电子时钟的功能。 关键词：数字时钟；计数器；级联；74LS161；555多谐振荡。 目 录 第1部分 设计任务 1 1.1 内容及要求 1 1.2 用途 1 第2部分 设计方案 1 2.1设计思路 1 2.2 设计方案的确定 3 2.3 元器件的选择 3 第3部分 电路设计 4 3.1输入 4 3.2计数器 4 3.3显示输出结果 5 3.4校准电路......................................... . .7 3.5整体电路............................................7 3.6实物连接图........................................8 总结......................................................8 工作分配 .............................................. .. 9  第1部分 设计任务 1.1内容及要求 电子时钟设计：设计一个具有时、分、秒的十进制数字显示并能校准的计数器。并用multisim软件实现仿真。 1.2用途： 此设计可以应用于各种计时器，通过调节脉冲，可以构成秒表，电子时钟以及各种显示方案的计时/计数设备。 第2部分 设计方案 整体思路： 本题目的要求是做一个能显示时、分、秒的计数器，这个电路包含4部分:第一部分提供周期的脉冲信号；第二部分是以第一部分为输入源的组合计数器；第三部分是显示部分，把第二部分计数的结果按照一定的方式显示；第四部分是校准电路，主要由两个单刀双掷开关构成。 2.1设计思路 2.1.1信号源 信号源要求是有周期的脉冲输入才能够进行计数，应选择方波输入的脉冲信号，所以可采用555定时器的多谐振荡功能产生脉冲信号，频率应为1HZ。 2.1.2.计数器 计数器用74LS161，采用其异步清零功能计数。整体分为3部分，分别记录时、分、秒。 2.1.3计秒位 秒位应该用60进制的计数器。秒位要显示2位数，所以要两片74161级联，计数状态从0000 0000到0110 1010，不包括最后1位状态，每计60秒秒位将会向分位进一并且本位清零。 2.1.4计分位 一小时有60分钟，故分位也应该用60进制的计数器。和记秒位一样，记分位同样要两片74161级联。计数状态也和记秒位一样。每计60分分位将会向小时位进一并且本位清零。 2.1.5计小时位 一天有24小时，所以时位应该用24进制的计数器。记小时位也需要两片74161级联，每计满24小时本位将会进行一次清零。 2.1.6显示输出 小时、分钟、秒这3位每位都需要输出两位数，故总共会有6位数输出。我们采用的数码管是共阳极的，对应的显示译码器要用7447。 2.1.7进位和清零 进位和清零应该是同步的，当秒位计满60秒的瞬间，应该同时发出一个进位脉冲给下一级计数器和一个本位的清零脉冲进行清零。故可以用逻辑门在两级计数器之间进行连接以实现功能。 2.1.8校准电路 校准电路由两个单刀双掷开关组成，调整时位和分位。当正常计数时，时位和分位的脉冲信号分别来自分位和秒位的进位。当要调整时位或秒位时，便把时位和分位的来自分位和秒位的脉冲信号断开，直接连在1HZ的CP上，使其自动调整，当时位或分位调到正确的时间时，便将单刀双掷开关掷回原来的位置，使得时位和分位继续正常计数，这便完成了时间的校准过程。 2.2设计方案及其论证 按照整体思路，设计方案如下： 使用同步加法计数器74LS161构成60进制加法计数器作为第一级（秒）计数器。在秒的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。秒的十位加法计数器在计数到6的瞬间，向本位发送一个清零信号，并同时向分位的个位发送一个进位脉冲。即不包括60这个状态，这样就构成了一个级联而形成的60进制带进位与清零的加法计数器。 按照同样的方法，可以构成分位的计数器。 小时位和分位、秒位