第九讲(高性能主存储器技术)摘要.pptVIP

第3章 内部存储器 南大科技学院 主讲 罗少彬 Email ：luoshaobin2010@163.com Phone：83#####例：有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问(1) 需要多少片RAM芯片？(2) 该存储器需要多少地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。(4) 给出地址译码器的逻辑表达式。 解：(1) 需要4M/1M = 4片SRAM芯片； (2) 需要22条地址线 (3) 译码器的输出信号 逻辑表达式为： 例 设有若干片256K×8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：(1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个 存储器芯片的地址输入。 (3) 该存储器与CPU连接 的结构图如下。 例 设有若干片256K×8位的SRAM芯片，问： (1) 如何构成2048K×32位的存储器？ (2) 需要多少片RAM芯片？ (3) 该存储器需要多少字节地址位？ (4) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：采用字位扩展的方法。需要32片SRAM芯片。 扩展数据输出DRAM (EDO DRAM) （Extended Data Out DRAM） 数据带宽高 同步DRAM (SDRAM) （Synchronous DRAM） 读写速度比EDO DRAM快,工作频率达到100MHz，133MHz。 SDRAM的读写操作与处理器的其它操作可以同步进行。 采用成组传送方式 双倍速率SDRAM (DDRAM) （Dual Date Rate SDRAM） 在时钟脉冲的上升沿和下降沿读出数据，工作频率达到200MHz。 Rambus DRAM(RDRAM) 采用新的接口,专用RDRAM总线 采用异步成组数据传输协议 集成RAM 存储阵列+刷新+裁决+… 专用RAM: video * * 存储器的基本组织 高性能主存储器技术 本讲主要内容 (1) 与CPU的连接 主要是 地址线、控制线、数据线 的连接。 (2) 多个芯片连接 存储器容量与实际存储器的要求多有不符。 如前所述存储器芯片有不同的组织形式，如1024*1、1024*4、4096*8等； 实际使用时，需进行字和位扩展(多个芯片连接），组成你所需要的实际的存储器，如 1K*8、4K*8 等的存储器。 存储器的基本组织 A0 A12 D0 D7 位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致, 对芯片没有片选要求。 用8k*1的芯片组成8k*8的存储器需 8 个芯片 地址线——需 13 根 数据线—— 8 根 控制线—— WR接存储器的WE 2:4 16K?8 16K?8 16K?8 16K?8 字扩展法 a 用16K?8位的芯片组成64K?8位的存储器需4个芯片 地址线—— 共需16根 片内：(214 = 16K) 14根，片选：2根 数据线—— 8根 控制线 —— WE 最低地址 最高地址 C000 FFFF 00,0000,0000,0000 11,1111,1111,1111 11 11 4 最低地址 最高地址 8000 BFFF 00,0000,0000,0000 11,1111,1111,1111 10 10 3 最低地址 最高地址 4000 7FFF 00,0000,0000,0000 11,1111,1111,1111 01 01 2 最低地址 最高地址 0000 3FFF 00,0000,0000,0000 11,1111,1111,1111 00 00 1 说明 总地址 片内 A13 A12