模电课设报告解析.docVIP

课 程 设 计 （说明书） 学 号 班级 学 生 姓 名 指 导 教 师  课 程 设 计 任 务 书 课 程 名 称 课程设计 课程设计题目 课程设计的内容及要求： ； 脉冲发生电路要利用设计，周期为。采用原理使之产生秒脉冲。 1．在选择器件时，应考虑成本。 2．根据技术指标，通过分析计算确定电路和元器件参数。 3．画出电路原理图（元器件标准化，电路图规范化）。 三、实验要求 1．根据技术指标制定实验方案；验证所设计的电路，用软件仿真。 2．进行实验数据处理和分析。 四、推荐参考资料 1. 童诗白，华成英主编．模拟电子技术基础．[M]北京：高等教育出版社，2006年 五、按照要求撰写课程设计报告  成绩评定表： 序号 评定项目 评分成绩 1 设计方案正确，具有可行性，创新性（15分） 2 设计结果可信（例如：、仿真结果）设计报告的规范化、参考文献充分最终评定成绩（以优、良、中、及格、不及格评定）概述 发生电路要利用设计，周期为。采用原理使之产生秒脉冲。 方案原理框图如图1所示。 图1 二十四小时数字钟原理图 原理图中控制电路具有启动电路和控制调时电路的功能。当电路运行时，通过空格按键调节控制电路使之输出为0000时，电路才能正常工作，当其输出为0001时即显示器为1时电路进入校时电路，当其输出为0010时即显示器为2时，电路进入校分电路，当其输出为0011时即显示器为3是，电路进入校秒电路。当控制电路给三个调时电路其中一个脉冲时，该电路通过W和S键来控制向上输出的是DOWN脉冲还是UP脉冲。计数器主要由74LS192芯片组成，当调时电路给其一个脉冲时，电路进入加法计数器或者减法计数器，从而调节时钟。本方案设计电路具有简洁，性价比高等优点。 三、电路设计 图2 秒脉冲产生电路 2.控制电路 控制电路由显示器，开关，门电路，和计数器74LS160组成。其中时电路逻辑信号等于,分电路逻辑信等于，秒电路逻辑信号等于，74LS160引脚端CLR逻辑信号等于当按下1次空格键（开关）时，会给计数器74LS160一个脉冲，即输出逻辑信号为0001，此时时电路有效为高电平。当再次按下空格键，会给计数器74LS160再一个脉冲，输出逻辑信号为0010，此时分电路有效为高电平。同理当第三次按下空格键时秒电路有效为高电平。当第四次按下再通过门电路的组合，使进入控制“时”的计数器74LS192的UP和DOWN引脚的均为高电平，就能控制“时电路”的停止，同理，按下2次控制“分电路”，3次控制“秒电路”，而按下4次空格键时，CLR为低电平有效，74LS160芯片异步清零，即电路则正常运行。控制电路如图3所示。 图3 控制电路 3.调节电路 调节电路主要由开关和门电路构成，假设控制电路逻辑输入用A表示，脉冲信号用B表示，DOWN的逻辑信号等于,UP的逻辑信号等于(),在控制电路中选择了要调节的电路后，控制电路逻辑输入为1，当按下W时UP输出为低电平，当按下S键将给DOWN一个低电平，就可以实现“+”、“-”的调节功能，当没有控制电路输入时，UP端正常工作。调节电路如图4所示。 图4 调节电路 4.计数器与显示电路 (六十进制计数电路和显示电路 秒计数器和分计数器都是六十进制的计数器，由两个十进制计数器串联而成，其中个位计数器接成十进制。十位计数器CLR端逻辑信号等于，当芯片逻辑输出为0110时，CLR为高电平，十位计数器异步清零，从而完成六进制。当个位计数器输出为1001时，CO输出高电平接十位计数器的UP端，即个位输出十个脉冲就输出一个脉冲给十位，从而实现整个电路六十进制。当电路进入减法器时，个位输出为0000时，其BO端给十位计数器DOWN一个脉冲，即当个位计数器DOWN端输入十个脉冲时，向十位端BO输出一个脉冲。十位计数器的端逻辑等于，当十位计数器为0且个位计数器再给其DOWN一个低电平时，十位计数器LOAD有效，芯片同步置数，十位计数器输出逻辑为0101，显示器显示5。六十进制计数电路和显示电路如图5所示。 表1 74LS192的功能表 UP DOWN CLR LOAD A B C D × × 0 1 × × × × A B C D 1 ↑ 0 0 × × × × 减法器 ↑ 1 0 0 × × ×