基于fpga的高精度脉冲宽度测量大学本科毕业（论文）设计.docVIP

中南民族大学 毕业论文（设计） 学院： 电子信息工程学院 专业： 通信工程 年级： 2011 题目: 基于FPGA的高精度脉冲宽度测量 学生姓名： ╳╳╳ 学号：╳╳╳╳╳ 指导教师姓名: ╳╳ 职称: 副教授 2015年5月26日 中南民族大学本科毕业论文（设计）原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。 作者签名：  年 月 日 注：本页放在学位论文封面后，目录前面 目录 摘要 1 Abstract 1 1、引言 2 2、 脉冲及脉冲参数测量的理论与定义 2 2.1 脉冲的简单定义 2 2.2 脉冲参数的简单定义 2 2.3 脉冲宽度测量的背景及实际意义 3 3、常用的脉冲宽度测量方法介绍 3 3.1 用示波器直接测量脉冲宽度 3 3.2 基于定时/计数器测量脉冲宽度的一般原理及采用的方法 4 3.3 基于单片机的脉冲宽度测量 5 3.4 基于FPGA的脉冲宽度测量 5 3.5 脉宽测量方案比较及确定 6 4、基于FPGA脉宽测量的相关技术与开发工具 6 4.1 EDA的简单介绍及主要特征 6 4.1.1 EDA的简单介绍 6 4.1.2 EDA的主要特征 7 4.2 FPGA的基本结构 8 4.2.1 可编程逻辑块CLB 8 4.2.2 输入/输出模块IOB 8 4.2.3 可编程互连资源IR 9 4.3 开发工具Quartus II简介 9 5、基于FPGA的脉冲宽度测量的总体设计 10 5.1 基本原理 10 5.2 系统总框图 10 5.3 Quartus II设计流程 11 6、测量方案详细设计及仿真结果 11 6.1 数字移相技术 11 6.2 测量方案详细设计 13 6.3 测量方案仿真结果 14 7、总结 15 致 谢 15 参考文献 16 基于FPGA的高精度脉冲宽度测量 摘要 本次设计采用了基于数字移相技术结合FPGA的脉冲宽度测量方法。即通过FPGA内部锁连环模块的延时功能对时钟信号CLK0进行处理，依次移相900，形成另外三路时钟信号CLK90，CLK180和CLK270，分别使用以上四路时钟信号驱动思路计数器对待测脉冲进行测量。然后在Altera公司的Quartus II 7.2环境下选用Stratix III 系列的EP3SE50F484C2芯片进行设计仿真。首先，利用Quartus II 提供的锁相环模块（PLL）生成四路一次相差900相位的250MHz的时钟信号，然后利用Quartus II 提供的计数模块（COUNTER）产生四个计数模块，分别由计数时钟信号CLK0，CLK90，CLK180和CLK270驱动，在脉冲宽度内进行计数。利用Quartus II 提供的加法器模块（ADD）对四个计数值进行相加，加法器最后输出的数值就是测量得到的脉冲宽度。仿真出的三路信号中，测量误差均在1ns以内，故而测量误差为ns量级，达到设计要求。 关键词：脉冲宽度、脉冲计数法、EDA技术、FPGA、Quartus II。 Measurement of pulse width based on FPGA Abstract The design uses a digital phase shift technology combined with the pulse width measurement method of FPGA. The FPGA through internal lock serial module delay function of CLK0 clock signal processing, followed by phase shifting 900, forming three other clock signal CLK90, clk180, and CLK270, respectively, using the above four clock signal driving ideas counter treat the measured pulse were measured. Then, the III Quartus series EP3SE50F484C2 Stratix is designed and simulated in the II Altera 7.2 environment.. First, using the Quartus II phase-locked