数字电子技术基础简明第五章重点.ppt

OE CK I /O(n) 0 1 P T M U X D Q Q 0 1 O M U X F M U X 10 11 01 00 AC0 AC1(n) 11 10 01 00 T S M U X CK OE XOR(n) 接邻近单元输出I /O(m) VCC AC0 AC1(n) AC1(m) (2) FMUX的输出与三个结构控制字的关系 AC0 AC1 (n) AC1 (m) FMUX的选择 1 0 ? 1 1 ? 0 ? 1 0 ? 0 D 触发器的 Q 本单元输出 I /O (n) 邻近单元输出 I /O (m) 地 (3) OLMC 的输出组态 SYN AC0 AC1 (n) 功 能 注 0 0 0 不用 0 0 1 不用 0 1 0 寄存器输出 纯时序输出 0 1 1 组合与寄存器输出 本宏单元为组合输出，一个以上宏单元寄存器输出 1 0 0 纯组合输出 无内部反馈和使能控制 1 0 1 纯输入方式 输入为I /O (m) 三态门禁止 1 1 0 不用 1 1 1 组合输出 组合I /O 输出,乘积项P1控制输出使能 3. GAL的主要特点 (1) 通用性强 ? 每一个OLMC均可组态成组合或时序电路 ? 输入引脚不够时可将OLMC组合成输入端 ? 可构成较复杂的时序电路 (2) 100%可编程 ? 可重复擦写上百次甚至万次, PAL为一次编程 (3) 100%可测试 (4) 隐含成本低 ? 与原始成本大致相同 4. 几种常见的GAL器件 型 号 与阵列规模 (乘积项?输入项) OLMC 最大输出数 特 点 GAL16V8 64 ? 32 8 普通型 GAL20V8 64 ? 40 8 普通型 isp GAL16Z8 64 ? 32 8 可擦写万次 GAL39V18 64 ? 78 10 与、或阵列 均可编程 三、高密度可编程逻辑器件HDPLD 四、PLD编程 是一种高密度、高性能的超大规模集成电路 分类 阵列型 HDPLD 单元型 HDPLD 在GAL基础上发展起来 主体为与、或阵列 由许多逻辑宏单元组成阵列 5.5.2 时序逻辑电路的VDHL描述及仿真 [例5.5.1] 十进制计数器的VHDL描述及仿真 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY count10 is PORT (cp : IN STD_LOGIC; q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END count10; ARCHITECTURE one OF count10 IS SIGNAL count :STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN PROCESS (cp) BEGIN IF cpEVENT AND cp=1 THEN IF count =1001 THEN count =0000; ELSE count = count +1; END IF; END IF; END PROCESS; q= count; END one; [例5.5.2] 4位基本寄存器的VHDL描述及仿真 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY registerb is PORT (cp,reset : IN STD_LOGIC; data : IN STD_LOGIC_VECTOR(3 DOWNTO 0); q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); EN