数字电子技术基础(第五版)复习重点.pptVIP

第8章 半导体存储器和可编程逻辑器件 1. 概念（分类、字线、位线及容量的概念） 2. 存储器存储容量的扩展： 字扩展、位扩展、字位扩展。 3. 用存储器实现组合逻辑函数（点阵图） 第9章 A/D转换与D/A转换 1. D/A转换 掌握4位倒T形D/A转换器的工作原理 2. A/D转换 A/D转换的4个过程 了解逐次渐近型和双积分型A/D转换器 的工作原理 数字电子技术基础 触发器逻辑符号比较 CP CP 主从型，上升沿触发 边缘型，下降沿触发 CP 同步型，正电位触发 CP 边缘型，上升沿触发 数字电子技术基础 ⑴ 逻辑符号 “∧ ”表示边沿触发方式, “┐ ”表示主从触发方式, 非号 “－ ”：表示低电平有效, 加 小 圆 圈 “ο ”： 表 示 低 电 平 有 效 触 发 或 下 降 沿有效触发, 不 加 小 圆 圈 “ο ”： 表 示 高 电 平 有 效 触 发 或 上 升沿有效触发 。 触发器的两要素 1．逻辑功能 描述方法：逻辑符号、特性表、特性方程 1 1 1 1 0 1 0 1 0 0 0 0 n+1 Q n Q D 数字电子技术基础 ⑵ 特性表 数字电子技术基础 (3) 特性方程 数字电子技术基础 (1) 基本SR触发器 直 接 电 平 触 发 （ 低 电 平 有 效/ 高 电 平 有 效 ） ， 无 CLK (2) 同步触发 CLK 的（高/低）电平期间触发， 在整个电平期间接收信号SR/JK/D/T， 在整个电平期间状态相应更新，所以存在空翻。 2. 触发方式 (3) 边沿触发 只在 CLK 的↑或↓边沿触发， 只在 CLK 的↑或↓边沿接收信号SR/JK/D/T， 只在 CLK 的↑或↓边沿状态更新，克服了空翻。 数字电子技术基础 (4) 主从触发 有主、从两个触发器，在 CP 的高/低电平期间交 替工作、封锁， 只 在 CP 的 高 电 平 期 间 （ 或 低 电 平 期 间 ） 接 收 信号SR/JK/D/T， 只在 CP 的↑或↓边沿总的输出状态更新。 集成触发器中常见的直接置0和置1端 R D ：直接（异步）置0端 S D ：直接（异步）置1端， 非号：低电平有效， 直接（异步）：不受CP的影响。 = J Q + KQ 数字电子技术基础 JK触发器 ：逻辑功能最完善 D触发器 ：单端输入，使用最方便 1. JK→ RS触发器 n n Q n +1 n Q = S + RQ n +1 令 ： J = S， K = R = J Q + KQ = D = DQ + DQ = T Q + TQ 数字电子技术基础 2. JK→ D触发器 Q n +1 n n Q n +1 n n 3. JK→ T触发器 n n Q n +1 Q n +1 = J Q n + KQ n 令 ： J = K＝ T 令 ： J = D， K＝ D 4. JK→ T’触发器 Q n +1 = J Q n + KQ n Q n +1 = Q n 5. D→ T’触发器 Q n +1 = D Q n +1 = Q n 数字电子技术基础 令 ： J = K＝ 1 令： D = Q n 【例】 边沿触发器组成的电路如图所示，已知其输入波形， 试分别画出Q1、Q2端的波形。 设电路初态均为0。 1 2 3 4 5 CP Q1 Q2 C C1 1D A Q1 CP Q2 1J RD C1 1K A B C =1 =1 CP 1 A B Q1n +1 = D = AQ1 J = A ⊕ B , K = A ⊕ B Q n + 1 = J Q 2 + K Q 2 = ( A ⊕ B ) ? Q 2 + ( A ⊕ B数字电子技术基础 2 Q = A ⊕ B) 2 数字电子技术基础 第5章 时序逻辑电路 考点： 1.时序逻辑电路的分析（电路输出方程、驱 动方程、状态方程、状态转换图/表、会分析逻辑功 能、时序图）必须掌握 2.常用时序逻辑电路（寄存器（移位）、计数器） －明确上述逻辑电路的功能（寄存、计数），对于 常用161、160片子须知道是什么片子（161为4位二 进制加法同步计数器、1