存储器接口技术——不同系统连接方式教程分析.ppt

* 微型计算机原理及其应用——第五章：存储器芯片的扩展及其与系统总线的连接 * 第五章：存储器及其接口——存储器芯片的扩展与连接 存储器的系统结构 一般情况下，一个存储器系统由以下几部分组成。 基本存储单元：一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。 存储体：一个基本存储单元只能保存一位二进制信息，若要存放M×N个二进制信息，就需要用M×N个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。 地址译码器：由于存储器系统是由许多存储单元构成的，每个存储单元一般存放8位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读/写操作。存储器地址译码有两种方式，通常称为单译码与双译码。单译码：单译码方式又称字结构，适用于小容量存储器。双译码：双译码结构中，将地址译码器分成两部分，即行译码器(又叫X译码器)和列译码器(又叫Y译码器)。X译码器输出行地址选择信号，Y译码器输出列地址选择信号，行列选择线交叉处即为所选中的单元。 * 第五章：存储器及其接口——存储器芯片的扩展与连接 存储器的系统结构 4. 片选与读/写控制电路：片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读/写操作。 I/O电路：I/O电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱动及放大处理功能。 集电极开路或三态输出缓冲器：为了扩充存储器系统的容量，常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出缓冲器。 其它外围电路：对不同类型的存储器系统，有时，还专门需要一些特殊的外围电路，如动态RAM中的预充电及刷新操作控制电路等，这也是存储器系统的重要组成部分。 * 第五章：存储器及其接口——存储器芯片的扩展与连接 存储器的系统结构 CPU 时序/控制 控制信号 存储体 MB 读写 驱动 器 MDR 地址 译码 器 MAR N位数据总线 M位地址总线 * 第五章：存储器及其接口——存储器芯片的扩展与连接 存储器的系统结构 32×32=1024 存储单元 驱 动 器 X 译 码 器 地 址 反 向 器 I/O电路 Y译码器 地址反向器 控制 电路 输出 驱动 输入 输出 读/写 选片 * 第五章：存储器及其接口——存储器芯片的扩展与连接 基本存储器芯片模型 在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括(1)地址线的连接；(2)数据线的连接；(3)控制线的连接。 * 第五章：存储器及其接口——存储器芯片的扩展与连接 基本存储器芯片模型 地址线的位数：从图中可看出地址线的位数决定了芯片内可寻址的单元数目，如Intel2114(1K×4)有10条地址线，则可寻址的单元数为1024个；Intel2116(16K×1)有14条地址线，则可寻址的单元数为16K个。 数据线的根数：RAM芯片的数据线多数为1条，静态RAM芯片一般有4条和8条。若为1条数据线，则称为位片存贮芯片；若有4条数据线，则该芯片可作为数据的低4位或高4位；若有8条数据线，则该芯片正好作为一个字节数，其引脚已指定相应数据位的名称。 控制线：RAM芯片的控制引脚信号一般有：芯片选择信号、读/写控制信号，对动态RAM（DRAM）还有行、列地址选通信号。 * 第五章：存储器及其接口——存储器芯片的扩展与连接 基本存储器芯片模型 存储芯片型号 存储容量 地址线 数据线 2101（1K×1B） 1024×1B A0～A9 D0 2114（1K×4B） 1024×4B A0～A9 D0～D3 4118（1K×8B） 1024×8B A0～A9 D0～D7 6116（2K×8B） 2048×8B A0～A10 D0～D7 6232（4K×8B） 4×1024×8B A0～A11 D0～D7 6264（8K×8B） 8×1024×8B A0～A12