纳米CMOS技术分析报告.ppt

在Si衬底上外延生长应变型SiGe层，可以实现Si和SiGe中应力的调整，从而使二者达到最佳的匹配。 如果使Si中呈现为张应力， SiGe中呈现为压应力，就能使电子迁移率和空穴迁移率分别得到增强。而且由于导电载流子的运动被限制在异质结附近的量子阱内，室温下在异质结的界面基本不存在粗糙度散射，这对提高迁移率是有利的 根据图7.17，在同样的栅压下，在Si/SiGe应变材料中的电子迁移率和空穴迁移率要远高于体硅材料。 在Si/SiGe应变材料中，电子和空穴的饱和漂移速度与体硅材料相当，但达到这个速率的横向电场强度的临界值要低得多。 因此，SiGe CMOS更能适应低压、低功耗、高可靠电路的需要。 3.双栅CMOS、环栅CMOS 四种不同的栅结构 1 三角栅，2 Π型栅，3 Ω型栅，4 环栅 . 双栅CMOS 双栅MOSFET的基本结构如图7.19所示，其沟道是一层非常薄的硅，该层硅膜有两个栅，分别在沟道的两面。这两个栅可以是电连接的，同时用来调整沟道；也可以加不同的栅压，分别用来调整沟道。 图7.19 双栅CMOS  --1. 双栅 CMOS的特点 与单栅MOSFET相比，DG MOSFET有下述优势 采用两个栅来形成与控制沟道。在沟道长度不变的情况下，可使器件的驱动电流和跨导增加一倍以上。或在跨导或驱动电流不变的条件下，器件的沟道长度缩小到原来的一半。 理论上双栅器件的沟道无需掺杂，同时沟道的平均纵向电场相对降低，因此大大提高了沟道载流子的迁移率，易于实现高的开态驱动电流。同时，沟道的不掺杂或低掺杂也消除或削弱了杂质随机分布带来的影响。 双栅CMOS  --1. 双栅 CMOS的特点 与单栅器件相比，在同样的工作条件下，双栅器件沟道的平均纵向电场可以相对降低，减少了表面散射，提高了沟道载流子的迁移率。这也有利于缓和短沟道引发的强电场效应。 双栅器件比单栅器件具有更强的抗静电能力，亚阈区特性趋于理想，使得关态下的沟道泄漏电流也大为减少。 采用双栅可有效限制了漏端电场的影响，其阈值电压随漏压以及栅长的变化要比相应单栅结构小得多。 图7.20 图7.21 双栅CMOS  --1. 双栅 CMOS的特点 根据DG MOS器件受到的物理限制，可以判断，若氧化层厚度为2nm，沟道厚度为4nm，双栅器件可以实现20~25nm的最小沟道长度 双栅CMOS在工艺上比单栅CMOS更为困难。 双栅 CMOS的实现方式 横向沟道工程 随着器件特征尺寸不断减小，纵向沟道工程已不足以抑制短沟道效应，为了使器件尽可能少损失，必须同时采用横向沟道工程。 横向沟道工程主要是利用沟道横向掺杂的非均匀性来克服短沟道效应，一般是指在沟道靠近源、漏端引入高掺杂区。 在该类沟道工程中，环形掺杂结构或峰值掺杂结构最典型，在深亚微米工艺技术中得到广泛使用。 横向沟道工程 横向沟道工程分为对称和非对称两种方式，对称结构是指在沟道源、漏两端均引入Pocket或HALO区，非对称横向沟道工程在有效克服短沟道效应的同时，还可以通过调节沟道电势和电场分布，实现载流子速度过冲和对势垒的钳制，提高器件的驱动电流和抗热载流子效应的能力。 对称横向掺杂 新型非对称HALO结构MOS器件 SAAS：Self Aligened Asymmetric Structure 自对准非对称结构 源端用高掺杂的源延伸区 沟道中引入非对称HALO区 漏端仍为LDD漏延伸区 1.改善LDD区、HALO区的引 入而使寄生电阻增大的问题 2.降低了短沟效应、热电子效 应，并提高驱动电流 SAAS SAAS 超浅结技术 沟道工程中需要使用超浅结技术来抑制短沟道效应（DIBL、源漏电荷共享、次表面穿通） 用LDD（Light Doped Drain）有效抑制漏端边界的高电场，减小热载子效应；但是LDD结构却增加了源漏的寄生电阻，影响驱动电流。为在这两者之间得到折中，实际器件采用双结技术方案（重掺杂的超浅结，轻掺杂的深结）。 超浅结工艺技术的要求： 超浅结工艺包括杂质的引入、退火激活和杂质扩散。 通常，必须以最大的杂质激活和最小的杂质扩散为优化目标。 结的掺杂分布希望是突变的、从表面到结有近似恒定的浓度。可以获得最小的薄层电阻和积累层电阻。 易于与现有CMOS工艺集成，且不引起器件性能的退化。 一些有希望的技术方案 1.等离子体浸入掺杂 （PIII： Plasma Immersion Ion Implantation） 2.投射式气体浸入激光掺杂 （P-GILD：Project-Gas Immersion Laser Doping） 3.快速气相掺杂 （RVD：Rapid Vapor-phase Doping） 4.离子淋浴掺杂