《接口与通信》第三章存储器接口ok重点详解.ppt

第三章 存储器接口 华北电力大学 计算机系 主要内容 存储器系统概述 半导体存储器和典型芯片 存储芯片和CPU的典型链接 存储器接口设计应该考虑的问题 两个视角 研究存储器系统的两个视角： 小系统中的存储器系统（如嵌入式应用），一般由“ROM+静态RAM”构成 大系统中的存储系统（如PC机），一般由“高速缓存+主存+辅存”构成，包含了“高速缓冲存储”和“虚拟存储”两种功能结构 3.1存储器概述 存储器的分类和评价指标 存储系统的层次结构 3.1.1 存储器的分类和评价指标 按读写方式分类 随机存取存储器（Random Access Memory，RAM） 顺序存取存储器（Serial Access Memory，SAM） 直接存取存储器（Direct Access Memory，DAM） 按存储介质和工作原理分类 半导体存储器 磁表面存储器 光表面存储器 按存储时效分类 易失性存储器（Volatile Memory） 非易失存储器（Non-Volatile Memory） 按所处的位置分类 内存 外存 存储器的评价指标 速度 半导体存储芯片用存取周期和读出时间来评价 内存条和内存总线用工作频率和带宽来评价 硬盘存储器用主轴转速、平均寻道时间和数据传输率来评价 带宽指单位时间里数据的传送数量，单位是位/秒（b/s）或字节/秒（B/s） 容量 存储器的容量用B、KB、MB、GB、TB、PB等进行表示 存储成本 一般用每兆字节的价格来表示 3.1.2 存储系统的层次结构 给存储器提的要求： 高速度、大容量和低成本 单一器件和单一设备是很难做到 解决方案： 构建一个多层次的存储器系统，通过合理配置存储资源来实现 减少高价存储器的用量，让更多的访问在高速存储器中进行，用大容量的存储设备来提供后备支持 1.存储器系统的层次：三级存储结构 2.两种不同的功能存储结构 Cache缓冲存储和虚拟存储 高速缓冲存储：由速度较高的Cache和速度较低的主存构成，以提高对存储器的访问速度。 虚拟存储：由容量较小的主存和容量较大的辅存构成，以扩大程序员眼中的主存容量。 3.2 半导体存储器 半导体存储器的分类 ⑴读写存储器RAM ⑵只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 2 半导体存储器芯片的结构 ①存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线根数有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 例如 芯片2114为1K×4位（10根地址线，4根数据线） 芯片2716（2K×8位）（11根地址线，8根数据线） ②地址译码电路 ③控制电路和数据缓冲 典型控制信号一般有三个：片选、读和写控制。 片选端CS*（芯片选中）或CE*（芯片使能） 有效时，可以对该芯片进行读写操作 读控制OE*（输出允许） 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写控制WE*（写允许） 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 3 半导体存储器的主要技术指标 存储容量 存储器可存储的二进制信息量，它取决于存储单元的个数和每个存储单元数据的位数。 最小单位bit。常用单位有B、KB、MB、GB和TB等 存取时间 指从启动一次存储器操作到完成该操作所经历的时间，也称读写周期。 存储器的存取时间直接决定整个微机系统的运行速度 功耗 指在存储过程中每个存储单元消耗功率的大小 单位为微瓦/位（μW/位）或毫瓦/位（mW/位） 存储器的可靠性 存储器的可靠性用平均故障间隔时间MTBF来衡量。MTBF可以理解为两次故障之间的平均时间间隔。 MTBF越长，表示可靠性越高，即保持正确工作能力越强。 3.3 随机存取存储器3.3.1 静态RAM（ SRAM） 由于速度快，外围电路简单，SRAM主要用于微机小系统 结构多为“×8”的字片结构 常用的SRAM有：6116（2K×8位）、6264（8K×8位）、62128（16K×8位）、62256（32K×8位）等 1.SRAM的基本存储单元 SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵，即双译