第7讲编码器与译码器摘要.pptVIP

A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），S1、 　、　 为选通控制端。当S1＝1、　　　　 时，译码器处于工作状态；当S1＝0、　　　　　 时，译码器处于禁止状态。 当S1＝1、 ，各输出端的逻辑表达式： 7.2.2 二－十进制（8421BCD码) 译码器 　　将输入的4位BCD码翻译成10个十进制数字信号的电路，称为二－十进制译码器。由于二－十进制译码器有4个输入端，10个输出端，所以又称为4线－10线译码器。 输入 A1 A0 A2 A3 输出 Y0 Y9 集成译码器74LS42引脚图及逻辑符号 数字 输 入 输 出 A3A2A1A0 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 伪码 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 74LS42译码器功能表 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 由功能表可知，该译码器有4个输入端A3A2A1A0，并且按8421BCD编码输入数据。 7.2.3 显示译码器 1、七段数码显示管 它是将七个PN结（采用磷砷化镓制成，当外加正向电压时能发光）封装成一体的LED 显示器件。 显示译码器：用来驱动各种显示器件，从而将二进制代码表示的数字、符号用人们习惯的形式直观地显示出来的电路。 用来驱动前述七段数码显示管的译码器称为七段显示译码器。 2、显示译码器 问题： 如何用七段数码管将BCD码所表示的数显示出来？ 如：0011。 0011 abcdefg 1111001 显示 译码器 输入 输出： 七段显示译码器有两种： （1）输出为低电平有效，和共阳极数码管搭配,如：74LS47； （2）输出为高电平有效，和共阴极数码管搭配,如：74LS48， CD4511(CMOS器件，其高电平输出电流较大）； 显示 译码器 a b c d e f g 输入BCD码： 0000－1001 共阳极 共阴极 Ya A3 A2 A1 A0 +VCC +VCC 显示 译码器 共阳 Yb Yc Yd Ye Yf Yg 0 0 0 0 0 0 0 0 0 0 1 Ya A3 A2 A1 A0 +VCC 显示 译码器 共阴 Yb Yc Yd Ye Yf Yg 0 0 0 0 1 1 1 1 1 1 0 显示器不同译码电路也不同 共阳极显示器 共阴极显示器 2、集成显示译码器74LS48 引脚排列图 功能表 1、译码器的功能扩展 例：试用74LS138实现4线~16线译码器。 7.2.4 中规模译码器的应用 由于译码器输出的是2n个最小项，而任一逻辑函数总能表示成最小项之和的形式，因此，辅以适当的SSI门，即可以实现任何组合逻辑函数。 中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。 用中规模组件设计逻辑电路，可以减少连线、提高可靠性。 2、 用74LS138译码器的实现逻辑函数 ~ 3线–8线译码器的 ~ 含三变量函数的全部最小项。 Y0 Y7 基于这一点用该器件能够方便地实现三变量或两变量逻辑函数。 用74LS138译