vhdl七段译码驱动设计报告.docxVIP

电子科技大学 实 验 报 告 学生姓名： 学 号： 指导教师： 一、实验室名称： 二、实验项目名称：用七段LED显示8421BCD 码的VHDL 设计 三、实验原理： 1、8421BCD编码 在数字系统中常用四位二进制代码来表示一位十进制数字0、1、2、﹒﹒﹒、9，称之为二－十进制代码，即BCD码。将十进制数编成BCD码的电路，称为称二－十进制（BCD）编码器。二-十进制编码的方案很多，若BCD编码器采用8421编码方案，称为8421BCD编码器。 2、七段译码器 下图为译码器逻辑图，请按图进行连线。其中A，B，C，D 接拨号开关，a，b，c，d，e，f，g 接数码显示接口，管脚映射均为I/O 口，映射后，通过拨号开关改变输入二进制码，则输出数码管上显示相应的数值。 3、译码器真值表 数 值 输入 输出ABCDabcdefg0 0000 0x3f1 0001  0x062 0010 0x5b3 0011 0x4f4 0100 0x665 0101 0x6d6 0110 0x7d7 0111 0x078 1000 0x7f9 1001 0x6f四、实验目的： 1. 了解VHDL进行EDA设计的基本步骤； 2. 学会用MAX+PLUSⅡ进行时序仿真； 3. 了解EDA实验箱的基本功能； 五、实验内容： 1. 用VHDL设计具有清除端、使能端，计数范围为0-999的计数器设计。输出 为8421BCD码； 2. 用VHDL设计七段LED译码显示电路； 3. MAX+PLUSⅡ进行时序仿真； 4. 下载该程序验证程序是否正确； 六、实验器材（设备、元器件）： PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干。 七、实验步骤： 1、写出七段译码器和具有清除端、使能端，计数范围为0-999的计数器的VHDL 源程序，编译通过； 2、进行波形仿真； 3、选定器件、映射管脚、编译、下载。 八、实验数据及结果分析： 1、实验源代码 （1）十进制计数模块 （2）0~999计数器模块 ???3）七段显示模块 2、各模块仿真波形 （1）十进制计数器 （2）0~999计数器 （3）七段显示模块 九、实验结论： 1、十进制计数器确实能实现对时钟脉冲的计数并且产生进位输出； 2、由十进制计数器级联成的0~999计数器也能实现对时钟脉冲的计数，并且产生进位输出，而且输出的计数不连续。 3、七段显示程序的输出是十六进制形式，输出结果与原理完全一致。 4、各个仿真波形均有延迟。 十、心得体会 首先，0~999计数器的仿真输出波形的不连续引起我的疑惑，后面发现，输出结果的不连续的原因是该计数器由4个10进制计数器级联而成，每个计数器的输出2进制表示为0000~1001，因此每个计数器间的思维输出不连续，进而造成了该计数器输出数据的不连续，反映出对实验原理的不熟悉；其次，对软件的进一步熟悉以及对VHDL语言的加深理解使得编程仿真更加得心应手，这是这次实验的成功之处；最后，把自己编的的程序和书本上对比，发现自己的程序算法逻辑有点混乱，不够模块化，从而使得算法效率偏低，这是以后以待加强的地方。 十一、思考题 这个只需要在七段显示模块程序部分做一下修改即可：