- 1、本文档共26页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
毕业设计(论文)
题 目 基于EDA技术的电子时钟系 统的设计 系 (院) 物理与电子科学系 专 业 应用电子技术 班 级 2009级应电2班 学生姓名 学 号 指导教师 职 称
二〇一二年六月十四日
基于EDA技术的电子时钟系统设计
介绍EDA 技术的特点以及设计流程,强调EDA 仿真技术在现代电子系统的重要地位及作用。以MAX+PLUS II为平台,采用自顶向下分层次、模块化的设计方法,设计了一个可以设置初始时间和清零的电子时钟控制电路,从中可体现出数字系统的硬件设计向软件化方向发展的新思路。
关键词: EDA 技术; 设计; VHDL语言
Electronic clock system design based on EDA technology
Abstract
This article introduces the characteristics of the EDA technique , its design flow, and emphasizes the important status and actions of EDA simulation technology in the modern Electronic System. In this article ,I adopt the top -down hierarchical, modular design methods to develop a set the time and reset the time by taking MAX+PLUS II development system, through which embodies a new thought of development from digital system S hardware design to software design.
Key words: EDA technique; design; VHDL language
目 录
引言
第一章 3
第章 5
2.1 设计任务........................................................................................................................................5.
2.2 整机框图........................................................................................................................................5
第章 8
3.1分频电路设计 8
3.2秒位计时电路的设计 10
3.3分位计时电路的设计.................................................................................................................11
3.4时位计时电路的设计.................................................................................................................11
3.5计时电路的整体设计.................................................................................................................11
3.6 LED动态扫描显示电路设计...................................................................................................11
3.7七段译码器输出选通电路设计...............................................................................................16
3.8校时电路设计.........................................................................................................................
文档评论(0)