(浙江大学)VHDL教程.ppt

VHDL培训教程 欢迎参加VHDL培训 VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计 第一讲、VHDL简介及其结构 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的基本结构 3、VHDL的设计初步 什么是VHDL VHDL- VHSIC Hardware Decription Language 其中VHSIC- Very High Speed Integrated Circuit 电子设计自动化的关键技术之一是要求用形式化 方法来描述硬件系统。VHDL适应了这种要求。 VHDL和Verilog HDL Verilog HDL： 另一种硬件描述语言，由Verilog 公司开发，1995年成为IEEE标准。 优点：简单、易学易用 缺点：功能不如VHDL强大，仿真工具少 VHDL ： 1987年成为IEEE标准 优点：功能强大、通用性强。 缺点：难学 VHDL的发展历史 起源于八十年代，由美国国防部开发 两个标准: 1、1987年的 IEEE 1076（VHDL87） 2、1993年进行了修正（VHDL93） VHDL在电子系统设计中的应用 VHDL在电子系统设计中的应用 电子系统设计的描述等级 1、行为级 2、RTL级（Register transfer level） 3、逻辑门级 4、版图级 用VHDL可以描述以上四个等级 VHDL在电子系统设计中的应用 VHDL在电子系统设计中的应用 VHDL在电子系统设计中的应用 VHDL在电子系统设计中的应用 如何使用VHDL描述硬件实体 VHDL结构要点 1、ENTITY（实体） 格式： Entity 实体名 IS [类属参数说明] [端口说明] End Entity； 其中端口说明格式为： PORT(端口名1，端口名N：方向：类型） 其中方向有: IN , OUT, INOUT, BUFFER, LINKAGE VHDL结构要点 注意 简单地说 In 不可以出现在= 或 : = 的左边 out不可以出现在= 或 : = 的右边 buffer可以出现在= 或 : = 的两边 VHDL结构要点 例子 (HalfAdd) VHDL结构要点 2、Arcthitecture（构造体） 格式： Arcthitecture 构造体名 of 实体名 is [定义语句] 内部信号、常数、元件、数据类型、函数等的定义 begin [并行处理语句和block、process、function、procedure] end 构造体名； VHDL结构要点 例子(HalfAdd) VHDL结构要点 例子 (FullAdd) （学习如何调用现有模块） VHDL结构要点 实例(FullAdd)-entity VHDL结构要点 实例(FullAdd)-architecture VHDL中的设计单元 除了entity(实体)和architecture(构造体)外还有 另外三个可以独立进行编译的设计单元 Package（包集合）属于库结构的一个层次，存放信号定义、常数定义、数据类型、元件语句、函数定义和过程定义。 Package Body 具有独立对端口(port)的package configuration（配置）描述层与层之间的连接关系以及实体与构造体之间关系。 VHDL中的设计单元 VHDL中的设计单元（可以独立编译） Library 库的概念 STD库 --VHDL的标准库 IEEE库 -- VHDL的标准库的扩展 面向ASIC的库 --不同的工艺 不同公司自定义的库 普通用户自己的库 Library 库的概念 用户自己的库 当您的VHDL文件被编译后，编译的结果储存在特定的目录下，这个目录的逻辑名称即Library，此目录下的内容亦即是这个Library的内容。 Package 包的概念 Package（包） VHDL中的结构关系 VHDL简介及其结构 本讲结束 下一讲: VHDL中的对象、操作符、数据类型 第二讲、VHDL对象、操作符、数据类型 通过本课的学习您可以了解以下几点 1、VHDL 的基本类型 2、如何在VHDL中定义类型 3、VHDL 的信号定义 4、如何在VHDL中对信号赋值 5、V