数字集成电路精简摘要.ppt

摩尔定律 Design Metrics 如何评价一个好的设计 成本 可靠性 可扩展性 速度 (延迟, 主频) 功率 能耗 集成电路成本 NRE (non-recurrent engineering) 固定成本 设计时间和人工, 掩膜制造 所有一次性消耗的成本 可变成本 工艺, 封装, 测试 与产量成正比 与芯片面积成正比 芯片成本 单个芯片 单个晶体管成本 成品率 不合格率 可靠性―数字集成电路中的噪声 直流特性电压传输特性 逻辑电平映射至电压范围 反相器串联：噪声容限的定义 抗噪声能力 噪声容限限定了信号源噪声的极值 信号源: 电源噪声, 串扰, 接口, 电压漂移 区分固定噪声和与信号摆幅成正比的噪声 抗噪声能力 噪声容限值并不能完全说明系统的抗噪声能力 一个具有较高噪声容限的浮动节点并不比一个具有较低噪声容限和低输入阻抗的节点抗噪声能力强（可能具有再生修复能力）。 抗噪声能力表明系统在噪声存在下正确处理信号的能力。 – 可以抑制噪声源的能力。 关键参数: 噪声传递函数, 作为驱动端的输出阻抗，作为接收端的输入阻抗 再生性 再生性 扇入和扇出 理想的数字门 延迟定义 环振荡器 一阶 RC 网络 功耗 CMOS 工艺 设计反相器电路 反相器电路版图 光刻工艺 形成 SiO2图形 简化的双阱CMOS 工艺 CMOS 工艺流程 CMOS工艺流程 CMOS工艺流程 CMOS工艺流程 设计规则 设计规则 设计者和工艺工程师之间的桥梁 制造各种掩膜板的指南 单位尺寸: 最小线宽 可伸缩设计规则: lambda 参数 绝对尺寸 (micron rules微米规则) CMOS 工艺图层 0.25 mm CMOS 工艺图层表示方法 同一层内设计规则 晶体管的版图设计规则 通孔 和接触孔 阱接触及选择层的设计规则 CMOS 反相器版图 棒图 什么是晶体管? MOS 管 MOS 晶体管的电路符号 MOS 电容 MOS管的栅和体形成电容 工作模式 积累 耗尽 反型 阈值电压: 概念 MOS管上的电压 MOS管的操作模式取决于 Vg, Vd, Vs Vgs = Vg – Vs Vgd = Vg – Vd Vds = Vd – Vs = Vgs - Vgd 源和漏对称 一般来讲, 源接低电压 保证 Vds ? 0 NMOS体区接地，源区接地 三种不同工作状态 截止、线性、饱和 截止 没有沟道 Ids = 0 晶体管电阻工作区 晶体管电阻工作区 沟道形成 电流从 d 到s e- 从 s 到 d 随Vds增加，Ids 增加 和线性电阻类似 nMOS 饱和 沟道夹断 Ids 与 Vds无关 电流达到饱和 和电源类似 漏极电压和电流的关系 nMOS I-V 特性总结 速度饱和效应 速度饱和效应 深亚微米区域的电压电流关系 ID / VDS PMOS 晶体管 MOS 晶体管的的动态特性 栅电容（沟道电容） 深亚微米晶体管特性 阈值电压变化 亚阈区导通 寄生电阻 阈值电压变化 亚阈值区导通 MOSFET 工作区域总结 强反型区 VGS VT 线性区 (电阻区) VDS VDSAT 饱和区 (固定电流区) VDS ? VDSAT 弱反型区 (亚阈值区) VGS ? VT 电流与VGS 成指数关系，与VDS 成线性关系 寄生电阻 闩锁 导线 互联线模型 互联参数-电容、电阻和电感 寄生参数的影响 降低可靠性 影响集成电路的性能和功耗 寄生参数的总类 电容 电阻 电感 互联线 互联参数-电容 互联线的平行板电容模型 边缘场电容模型 互联线 连线电阻 如何降低互联线电阻 选择性的使用等比例缩小技术 采用电阻率更小的材料 采用铜互联线，硅化物等 采用更多的互联层数 降低互联线的平均长度 接触孔电阻 接触孔和通孔典型电阻 2-20 W 增加孔的数目减少电阻 R 不采用一个大孔，而是采用多个小孔，why？ 集总 RC-模型——Elmore 延迟模型 Elmore 延迟模型——RC 链 互联线模型 RC-模型 经验设计规则 rc延时只是在tpRC tpgate情况下才考虑 Lcrit ? tpgate/0.38rc rc 延时只是在导线输人信号的上升(下降)时间小于导线的上升(下降），时间时才予以考虑: trise RC 式中RC分别为导线的总电阻和总电容.当这一条件不满足时，信号的变化将比导线的传播延时慢，因此采用集总电容模型就已足够了. 集总模型 连线属于分布式系统 可以用集总模型等效 3-段 p-模型可以达到 3% 的精度 串扰 电容两端电压不会突变. 相邻互联线之间会有电容. 当相邻的互联线从 1- 0 或 0-1, 会照成旁边的互联线有同样的变化趋势. 电容耦合或串扰 串扰效应 在没有变化的连线上产生噪声 造成变化的连线上