基本逻辑电路设计.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
东西、南北两个方向共用8个数码管显示时间,为节省逻辑器件的I/O,时间显示采用动态扫描的方法。动态扫描的基本原理是对于一组数码管动态扫描显示需要由两组信号来控制:一组是字段输出口输出的字形代码,用来控制显示的字形,称为段码;另一组是位输出口输出的控制信号,用来选择第几位数码管工作,称为位码。各位数码管的段线并联,段码的输出对各位数码管来说都是相同的。 因此,在同一时刻如果各位数码管的位选线都处于选通状态的话,8位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符,就只让这一位的位选线处于导通状态,而其它各位的位选线处于关闭状态。同时,段线上输出相应位要显示字符的字型码。这样在同一时刻,只有选通的那一位显示出字符,而其它各位则是熄灭的,如此循环下去,就可以使各位数码管显示出将要显示的字符 。 2.时间显示的实现 设计框图 Quartus II 设计及仿真 FPGA-CPLD原理及应用 第5章 基本逻辑电路设计 FPGA-CPLD原理及应用 第5章 基本逻辑电路设计 5.1.1 门电路设计 5.4 设计实例:交通信号灯控制器设计 支干道 主干道 设计并实现一十字路口的红、绿、黄三色交通灯控制与显示电路,即每个路口设置一组红、黄、绿交通灯。 问题描述 1.定义交通灯的状态,确定状态表; 状态 东西方向 南北方向 时间(s) S0 绿灯亮 红灯亮 Te S1 黄灯亮 红灯亮 Ty S2 红灯亮 绿灯亮 Ts S3 红灯亮 黄灯亮 Ty 设计思路 实例1. 交通灯控制器 设计要求 设计方案 各模块电路设计及程序 顶层原理图电路设计 仿真结果 十字路口交通灯模块 SNG / EWR SNY / EWR SNR / EWY SNR / EWG 南北干道通行 东西干道停止 黄灯等待 南北干道停止 东西干道通行 黄灯等待 十字路口交通灯模块 计时 模块 状态转换 模块 显示 模块 层次化(交通灯) 交通控制灯各模块电路的设计 1. 控制模块ctrl 2. 时钟分频模块 3. 分位电路模块 4. 数码管动态扫描显示模块 1.基本功能 2.扩展功能 (1)特殊状态控制功能 特殊状态如紧急车辆随时通行功能受一开关控制,无急车时,信号灯按正常时序控制。有急车来时,将特殊状态开关按下,不管原来信号灯的状态如何,一律强制让两个方向的红灯同时点亮,禁止其它车辆通行,同时计时停止;特殊状态结束后,恢复原来状态继续运行。 (2)信号灯点亮时间预置功能 控制电路在任何时候可根据实际情况修改信号灯点亮时间。 功能分析 程序设计思路 在进程中利用自定义数据类型定义交通灯的4个状态,根据东西、南北方向的时间计数器的计数结果利用CASE语句实现4个状态的转换,在每一个状态中利用内部信号传递实现对红黄绿灯的显示控制。 1.状态转换的实现 FSM设计方法 分析控制器设计指标,建立系统算法模型,即状态转换图; 分析被控对象的时序,确定控制器的有限状态机的各个状态及输入、输出条件; 应用VHDL语言完成状态机的描述。 FSM分类 Moore型:输出信号仅与现态相关 Mealy型:输出信号与现态和输入相关 DFFs Output Comb. Logic Feedback Comb. Logic DFFs Output Comb. Logic Feedback Comb. Logic Moore Mealy 现态 次态 输入 输出 现态 次态 输出 输入 FSM 构成 FSM用来解决一般时序逻辑电路问题,包括同步/异步时序逻辑 状态寄存器 当前状态(现态)寄存器 组合逻辑电路 下一状态(次态)组合逻辑 输出组合逻辑 Moore和Mealy状态机描述的区别就在于输出逻辑进程 vhdl语言描述FSM的建立过程 定义状态机的状态 定义状态变量 描述状态机的进程 定义状态机的状态 在使用状态机之前应该定义状态变量的枚举类型,可以定义在状态机描述的源文件中,或者是专门的程序包中。 例子: TYPE state IS (state1,state2); 交通灯 type color is(greenred,yellowred,redgreen,redyellow); 定义状态变量 定义两个状态机变量:当前状态和次态,其中当前状态描述的是一组寄存器,而下状态描述的是组合逻辑。 例: signal current_state:state; signal next_state:state; 交通灯: signal current_state:color:=redgreen; signal next_state:co

文档评论(0)

糖糖 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档