原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
硬件描述语言 ;标识符;文法格式 ;2.1 如何使用VHDL描述硬件实体？;--eqcomp4 is a four bit equality omparator
Library IEEE;
use IEEE.std_logic_1164.all;
entity eqcomp4 is
port(a, b:in std_logic_vector(3 downto 0);
equal :out std_logic);
end eqcomp4;
architecture dataflow of eqcomp4 is
begin
equal = ‘1’ when a=b else ‘0’;
End dataflow;;一般意义的VHDL结构模式;实体与结构体;如何才算一个完整的 VHDL 代码？;2.2 库 （LIBRARY）、程序包（PACKAGE）;2.2. 1 库的种类（常用库）;2. 2.2 库的用法;USE语句常用格式：;2.3 实 体 （ENTITY）;2.3.1实体语句结构;GENERIC类属说明语句;例如： ; 2.3.2 PORT 端口说明;例如：;常用端口模式：IN、OUT、INOUT、BUFFER ;常用端口模式;常用端口模式;常用端口模式;Out与Buffer的区别;端口描述数据类型;2.4 结构体 （构造体）（ARCHITECTURE）;结构体基本层次组成;2.4.1 结构体的一般语言格式;结构体的结???描述方式（1位全加器）;元件模块;作业：,
文档评论（0）