计算机组成原理-运算器实验_new重点分析.docVIP

实验一 运算器实验 计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由 CPU 中的运算器来完成，运算器也称作算术逻辑部件 ALU。首先安排基本运算器实验，了解运算器的基本结构。 1.1实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 1.2实验设备 PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。 1.3实验原理 Digilent Nexys 4TM开发板/O设备电路图如图1.1所示： 图1.1Digilent Nexys 4TM开发板/O设备电路图 如上所示，Nexys4 DDR板 包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。“CPU RESET”按钮常常在EDK（嵌入式开发套件）设计中用于重置进程，但你也可以把它当为常用按钮开关使用。滑动开关根据他们的位置产生固定的高或低信号输入。 16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O针脚应用到逻辑高电压时他们应该是打开的。不被用户访问的额外LED表示电源，FPGA编程状态和USB和以太网端口状态。 控制显示模块的七段显示器的原理图如图1.2所示： 图1.2七段显示器原理图 Nexys4 DDR板包含2个4位同阳极7段LED显示器，配置表现得像1个8位数字显示。8位数字的每一个由分派在一个“数字8”图案中的7段组成，每段嵌入1个LED。如图17所示，每段LED是单独发光，所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。这些128个可能的模式中，有10个对应的十进制数字是最有用的。 图1.3显示的是7段显示器共阳极电路节点图，每个数字前的7个LED的阳极一起连接到“共同阳极”电路节点，但阴极是分开的。共同阳极信号用作数字-8显示器的8个“位可用”输入信号。在整体4个显示器上的相似段的阴极连接到7个标有CA到CG的电路节点。比如，来自8位的8个“D”阴极分到一个单独的“CD”电路节点。7个阴极信号作为数字-8显示器的输入信号。此信号连接方案创建了多路复用的显示器，其阴极信号是所有数字共有的但是只有数字的段对应的阳极信号生效时他们才照亮。 为了照亮一个段，阳极应该驱动为高电平，阴极驱动为低电平。然而，自从Nexys4 DDR使用电阻去驱动当前足够的电平到共同阳极端，阳极可用被置反。所以当激活时，AN0..7和CA..G/DP信号驱动为低电平。 图1.37段显示器共阳极电路节点图 在这个显示器上，扫描显示控制器电路常常显示8位数字。这个电路在快于人眼能察觉的更新频率下重复持续的驱动每个数字阳极信号和相应的阴极模式信号。照亮每个数字仅有时间的八分之一，但在那个数字再次照亮前由于人眼不能察觉到那个数字变暗，所以那个数字一直被照亮了。如果更新,或“刷新”频率放缓在45Hz左右，就可以注意到显示器上数字的闪烁了。 4个数字的每一个发亮和持续发光，所有的8个数字每1到16ms驱动一次，因为更新频率大约在1KHz到60Hz之间。例如，在62.5Hz的刷新频率下，整个显示器每16ms刷新一下，每个数字在刷新周期的1/8或者2ms将发光。控制器在正确的图案下必须驱动阴极信号为低电平，而驱动对应的阳极信号为高电平。为了说明这个过程，假设AN0有效而CB和CC有效，“1”将显示在数字位置1上。然后，假设AN1有效而CA,CB和CC有效，“7”将显示在数字位置2上。在无尽的自然演替中，假设AN0，CB和CC持续驱动4ms，然后AN1，CA,CB和CC持续驱动4ms，“71”将显示首2个数字上。一个4位数字控制器的时序图例子如图1.4所示。 图1.4 4位数字控制器的时序图 本次实验的原理图如图1.5所示： 1.5运算器实验原理图 1）内置一个32位num2作为运算器的一个输入； 2）将sw0~sw7输入到num1,经过符号扩展到32位后，作为运算器的另一个输入； 3）因为运算器支持“加、减、与、或、非”5种运算，需要3位（8个操作）。将sw15~sw13输入到op作为运算器的控制信号； 4）将计算32位结果s显示到显示器上，显示器由2个4位同阳极7段LED显示器，显示器显示的是十六进制，显示器中有reset信号和clk信号。 其