基于4046的频率合成器设计重点分析.docVIP

基于4046的频率合成器设计 目录 一、内容摘要 2 二、设计目的 2 三、主要参数指标 2 四、总体方案及原理 2 五、各模块设计方法 3 A．振荡源模块设计 3 B. M分频电路模块设计 3 C． N分频模块的设计 4 D. 锁相环模块设计 5 六、调试方法 8 七、测试结果 8 八、结果分析 8 九、参考文献 9 一、内容摘要 频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。 实现频率合成的电路叫频率合成器实际的频率合成设备直接频率合成，即DDS技术锁相环频率合成技术，即PLLDDS+PLL技术。频率合成器是现代电子系统的重要组成部分。在通信、雷达和导航等设备中 本设计是基于CD4046的PLL频率合成器。由振荡源输出一个精准度很高的频率为本次设计提供一个高精准、高稳定度的100Hz参考频率。通过N分频电路和CD4046锁相环实现在一定范围内基于100Hz步进的任意频率的合成。 二、设计目的 运用本学期集成电路的知识设计一个基于4046的频率合成器，在设计、制作和调试过程中，熟练掌握和运用4046锁相环集成芯片的使用。 三、主要参数指标 1.频率合成器范围：800KHz——900KHz 2.步进：100Hz 四、总体方案及原理 整个设计如图所示分成四个模块，振荡产生模块、M分频模块、锁相环模块和N分频模块。 由振荡源及固定M分频产生精准的100Hz基准频率；由减法计数器配合拨码开关产生0——9999的任意N分频电路。工作时，基准100Hz和通过N分频电路产生的100Hz经过锁相环的相位比较器产生相位差，并将此相位差线性的转换成电压幅度。这个电压经过低通滤波器后控制VCO振荡，通过N分频反馈电路继续上述步骤直到基准100Hz和N分频产生的100Hz达到一个固定的相位差后不再改变。此时，经过N分频产生的100Hz频率就与基准100Hz严格一致了，VCO输出端就产生了精准的100NHz的频率。 五、各模块设计方法 A．振荡源模块设计 方案一：无源晶振 如图由晶振和反相器构成一个简单实用的振荡产生电路，并经过非门提升电压幅度。这种方案的明显缺点是，在市场上，1MHz的高精确度晶振比较贵，也比较难买到。而精度较低的便宜晶振经过10000分频又会产生很大的偏差。此外，C1的振荡频率的调节作用很不明显，可以说一旦起振基本无法改变。 方案二：有源晶振 有源晶振只需供电就可以产生精准度和稳定度很高的频率。而且有源晶振不是很贵，容易买到。唯一的缺点就是电源电压范围较小，最高可达到6V,对于供电可达到15V的cmos电路来说，可能要单独供电使用。 综上，本次设计采用1MHz的有源晶振提供基准电压。 B. M分频电路模块设计 本次设计采用CD4518十进制加法计数器构成4级级联的10000倍分频器。共采用两片芯片，每片芯片集成两个10进制计数器。芯片管脚及电路如图所。 C． N分频模块的设计 本模块采用CD4522十进制减法计数器。本次设计要产生800KHz——900KHz的频率，基准频率为100Hz，所以N的范围为8000——9000。这样要使用4片CD4522分别做个位、十位、百位、千位。CD4522的工作原理为：当级联端口CF为1时，进位端口O才能够输出1。这样由个位的进位端控制所有芯片的预置数端，当所有芯片同时为0时，个位进位输出端输出1将所有芯片预置数。此外将低位的Q3与高位的CL相连，当低位的Q3跳变时，高位实现一个有效的CL信号，进行减一操作，以此类推。这样用拨码开关控制各位预置数端，就能实现任意的N分频。芯片管脚和电路如图所示。 D. 锁相环模块设计 锁相环是本次设计的核心模块。其工作原理如下： 锁相环（PLL）电路是一种反馈控制电路。图1-1所示是基本锁相环电路的框图 图1-1 基本锁相环电路框图 当相位比较器的两个输入的相位差(θi－θo)不变时，这两个信号的频率一定相等，即 fi=fo从而实现输出信号的频率和相位对输入信号的频率和相位的自动跟踪。具体过程是：输出信号反馈到输入端，与输入信号通过鉴相器PD产生相位差，并线性转换成电压。这个电压通过低通滤波器加到压控振荡器上产生输出信号的频率。这样，只要相位差改变，输出频率就改变，直到相位差恒定。此时输出频率就和输入频率严格一致。 若在反馈回路中加上N分频器，则有fi=fo/N,fo=Nfi,改变N即可得到想要的频率。 锁相环有一个捕捉带和同步带，只有在这个带