数字电子技术_期末考试试题_new要点分析.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
期末考试试题 课程名称 《数字电子技术》 适用专业自动化、测控 考试时间 ( 120 )分钟 填空题(22分每空2分) 1、 , 。 2、JK触发器的特性方程为: 。 3、单稳态触发器中,两个状态一个为 态另一个为 态.多谐振荡器两个状态都为 态施密特触发器两个状态都为 态. 4、组合逻辑电路的输出仅仅只与该时刻的 有关, 而与 无关。 5、某数/模转换器的输入为8位二进制数字信号(D7~D0),输出为0~25.5V的模拟电压。若数字信号的最低位是“1”其余各位是“0”,则输出的模拟电压为 。 6、一个四选一数据选择器,其地址输入端有 两 个。 化简题(15分 每小题5分) 用卡诺图化简逻辑函数,必须在卡诺图上画出卡诺圈 1) Y(A,B,C,D)=∑m(0,2,3,4,5,6,7,13,15) 2) 利用代数法化简逻辑函数,必须写出化简过程 3) 3) 画图题(10分 每题5分) 据输入波形画输出波形或状态端波形(触发器的初始状态为0). 1、 1、 2、 分析题(17分) 1、写出逻辑(6分) 2、电路如图所示,分析该电路,画出完全的图,并说明电路的逻辑功能(11分) 五进制计数器 设计题(28分) 要求用74LS1实现此电路(20分) 由题意可知,令输入为A、B、C表示三台设备的工作情况,“1”表示正常,“0”表示不正常,令输出为R,Y,G表示红、黄、绿三个批示灯的 状态,“1”表示亮,“0”表示灭。 2)由真值表列出逻辑函数表达式为: (3)根据逻辑函数表达式,选用译码器和与非门实现,画出逻辑电路图。 2、中规模同步四位二进制计数器74LS161的功能表见附表所示;请用反馈置零法设计一个六进制加法计数器。(8分) 六、分析画图题(8分) 画出下图所示电路在作用下,输出电压的波形和电压传输特性 74LS138功能表如下: 输 入 输 出 1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 × H × × × H L × × H L L H L L H L L H L L H L L H L L H L L H L L × × × × × × × × × L L L L L H L H L L H H H L L H L H H H L H H H H H H H H H H H H H H H H H H H H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L 74LS161功能表 清零 RD 预置 LD 使能 EP ET 时钟 CP 预置数据输入 D C B A 输出 QD QC QB QA L H H H H × L H H H × × × × L × × L H H × ↑ × × ↑ ×××× D C B A ×××× ×××× ×××× L L L L D C B A 保 持 保 持 计 数 《数字电子技术基础》试题(第一套) 1分,共15分) 1.逻辑函数的两种标准形式分别为( )、( )。 2.将2004个“1”异或起来得到的结果是( 0 )。 3.半导体存储器的结构主要包含三个部分,分别是( 地址译码器 )、( 存储矩阵 )、( 输出缓冲器 )。 4.8位D/A转换器当输入数字5v。若只有最低位为高电平,则输出电压为( 0.039 )v;当输入则输出电压为(

文档评论(0)

w5544434 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档