基于SOPC设计万年历-FPGA-CPLD原理及应用课程设计报告.docVIP

FPGA-CPLD原理及应用课程设计报告 2015.7.15--2015.7.20一、摘要 设计从系统硬件出发,由CPU总线RAM、外接设备等构成SOPC Builder的硬件系统，通过Nios II DE2开发的嵌入式软件编写并嵌入SOPC Builder的硬件中实现万年历的整体开发。通过应用SoPC Builder开发工具，设计者可以摆脱传统的、易于出错的软硬件设计细节，从而达到加快项目开发、缩短开发周期、节约开发成本的目的并具有高集成度、设计灵活和可移植性较好。 关键词：万年历 SOPC SOPC Builder Nios II DE2 二、设计要求 用Nios II DE2 开发板的LCD显示电子钟的日期和时间。LCD分两行显示，第1行显示年、月、日；第2行显示时、分、秒。用输入BUTTON[0]来控制LCD行的修改，同时让Nios II DE2开发板上的绿色发光二极管亮灭来表示这个选择。当BUTTON[0]按一下后，LEDG3亮，可以修改年、月和日的数字；再按一下BUTTON[0]后，LEDG3灭，可以修改时、分和秒的数字。 另外用输入按钮BUTTON[3]来控制日期和时间的修改，当处于日期修改方式时，每次按动一次BUTTON[3]，依次更换“年”、“月”和“日”的修改。当处于时间修改方式时，每次按动一次BUTTON[3]，依次更换“时”、“分”和“秒”