数字电子时钟设计与研究.docx

PAGE  PAGE  毕 业 设 计（论文） 题 目：数字电子时钟设计与研究  摘 要 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根??60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。 译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。 关键词：数字钟；振荡；计数；校正；报时 ABSTRACT A digital clock is actually a standard frequency (1Hz) to count count circuit. Produced by the clock signal oscillator is forming second pulse separate frequency signal, second pulse signal input counter, and the total count the, to division and second digital display. Seconds after counter circuit plan trigger points with 60 counter circuit, points counter circuit plan trigger after full 60 when, when the program counter circuit after 24 hours and start the next round of cycle count. Generally by oscillator, points, counters, the frequency of an decoder, digital display to wait for a few parts. Oscillating circuit: mainly used to produce the time standards of accuracy signal, because the clock mainly depends on the signal frequency and time standards, so stability using quartz crystal oscillator. Editor: because oscillator separate frequency produce standard signal frequency is very high, if only to get the second signal, need certain series can separate frequency separate frequency. Counter: there were seconds signal, can according to 60 seconds for 1 minute, 24 hours a day for 1 day into the system, set up separately , points, seconds counter, respectively is 60 disables, 60 disables, 24 disables the counters and output a points, an hour, a day of binary signals. Decode di