- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* 实验1.1 组合逻辑 要求: 1)题目:用VHDL实现 2)给出真傎表或表达式 3)给出VHDL程序 4)给出仿真波形的建立与仿真结果 * 1.题目 2.给出真傎表或表达式, 工作原理等 3.给出VHDL程序 4.给出仿真波形的建立与仿真结果 5. 心得体会 library IEEE; z=(/a·b) OR (a·c) use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity zhlj_s is port(a,b,c:in std_logic;z:out std_logic); END entity zhlj_s; architecture expression of zhlj_s is begin z=(not a and b)or(a and c); end architecture expression; 实验1.2 一位全加器 2个输出:总和 S,进位输出Co 3个输入:A、B,进位输入Ci S=A⊙B⊙C Co=A·B+A·Ci+B·Ci library IEEE; use IEEE.std_logic_1164.all; entity FullAdder is port(a,b,Cin :in std_logic;Sum,Cout:out std_logic); end entity FullAdder; architecture concurrent of FullAdder is begin Sum = a xor b xor Cin; Cout = (a and b)or(a and Cin)or(b and Cin); end architecture concurrent; * 实验2.1 解码器 1)题目:用n到2n解码器设计3到8解码器 2)给出真傎表或表达式 3)给出VHDL程序 4)给出仿真波形的建立与仿真结果 * * 实验3.1 奇偶校验器 1)题目:8输入奇偶校验器 2)给出真傎表或表达式 输入向量有偶数个“1”,输出置0 3)给出VHDL程序 4)给出仿真波形的建立与仿真结果 * Attributes * * 实验4.1 交通信号灯 1)题目:题目:交通信号有两个灯——红灯与绿灯,通常主干路是绿灯(A=1),而小马路则是红灯(notA=0)。如果发现车在小路上行驶(CAR=1),那么主干路的信号变为红灯(A=0),而小马路则是绿灯(notA=1)。当灯变化时,计时器开始工作(START_TIMER=1)。一旦计时完成,就对“TIMED”信号置位(TIMED=1),它使灯变回默认状态。 设计并实验“一进程”、“二进程”、“三进程”交通信号控制器的VHDL程序。(改进:加入主干路最短通车时间的保障。) 2)给出真傎表或表达式 3)给出VHDL程序 4)给出仿真波形的建立与仿真结果 Simulation mode: Functional * asm1a * 实验5.2 D锁存器 1)题目:设计四D锁存器 2)给出真傎表或表达式 3)给出VHDL程序 4)给出仿真波形的建立与仿真结果 * 实验6.1 JK触发器 1)题目:设计JK触发器 2)给出真傎表或表达式 3)给出VHDL程序 4)给出仿真波形的建立与仿真结果 * * 实验7.1 二进制计数器 1)题目:设计8位二进制计数器 2)给出VHDL程序 3)给出仿真波形的建立与仿真结果 * * 实验8.2 顺序乘法器 1)题目:设计8位Booth乘法器。 2)真傎表或表达式 Qout = ain * bin; 3)给出VHDL程序 4)给出仿真波形的建立与仿真结果 *
您可能关注的文档
最近下载
- 固定污染源自动监测系统数智化建设技术指南编制说明.docx VIP
- 空调系统臭氧消毒效果验证.doc VIP
- 初中九年级化学课件-中考专题复习之多功能瓶的使用.ppt
- 公益电影放映服务投标方案(技术方案).doc
- 译林版2024新教材小学四年级英语上册全册各单元测评试卷及答案(含8套题).docx
- 我国大学教育基金会投资管理:现状、挑战与突破路径.docx VIP
- 《固定污染源自动监测系统数智化建设技术指南》.pdf
- 用于定价美国期权的时序深度梯度流方法-计算机科学-机器学习-神经网络-金融数学-期权定价.pdf VIP
- 售后服务工程师等级方案(3篇).docx VIP
- 50MW地面分布式光伏项目建设方案.docx
文档评论(0)