2010数字逻辑设计A卷.docVIP

电子科技大学成都学院二零零九至二零一零学年第二学期 《数字逻辑设计》（必修）期末考试试卷（A卷） 级 08级 专业 课程考试题（120分钟） 闭卷 考试时间： 一 二 三 四 五 六 七 八 九 十 总分 评卷教师 注意：请将答案写在试卷附带的答题纸上。 一、选择题（请在答题纸上做答，每题2分，共20分） 1、十进制数128的8421BCD码是（?B ）。 A? ???????????B. 000100101000? C.100000000???? ????????D.100101000?? 2、若输入变量A、B全为1时，输出F=1，则其输入与输出的关系是（ B ）。 A.异或 B.同或 C.或非 D.与或 3、逻辑代数中的三种基本运算是（ A ） A．与、或、非 B. 与非、或非、与或非 C. 异或、同或、非 D. 加、减、乘 4、关于最小项，任意两个最小项的乘积为（ A ） A. 0 B. 1 C. 与变量输入值有关系 D. 无法确定 5、逻辑表达式A+BC=（ C ）。 A. A+B B. A+C C. （A+B）（A+C） D. B+C 6、函数F(A,B,C)=AB+BC+AC的最小项表达式为( B ) 。 A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7） 7、在下列逻辑电路中，不是组合逻辑电路的是（ D ）。 A. 译码器 B. 编码器 C. 全加器 D.寄存器 8、下列触发器中，抗干扰能力最强的是（ D ） A. RS电平触发器 B. 主从RS触发器 C.主从JK触发器 D. 边沿JK触发器 9、要使JK触发器的输出Q从1变成0，它的输入信号JK应为（ B ）。 A. 00 B. 01 C. 10 D. 无法确定 10、关于组合逻辑电路与时序逻辑电路，下列表述错误的是（ A ） A. 组合逻辑电路有可能含有存储电路 B. 时序逻辑电路含有组合逻辑电路 C. 组合逻辑电路输出状态仅仅由当前输入状态有关系 D. 时序逻辑电路输出的状态与过去的状态也有关系 二、填空题（请在答题纸上做答，每题2分，共20分） 1、将逻辑函数转化为“与非—与非”形式：____________。 2、将(25.75)10转化为二进制_____________；转化为16进制为：_____________；用8421BCD码表示为：_____________。 3、D触发器的特征方程为 ，JK触发器的特征方程为 ，T触发器的特征方程为 。 4、把JK触发器改成T触发器的方法是__把J和K连接一起接为T___________ 5、同步触发器在一个CP脉冲高电平期间发生多次翻转，称为 空翻 现象。 6、用n个触发器构成计数器，可得到最大计数长度是___2的n次方_________。 三、综合题（请在答题纸上做答，5小题，共60分） 1、 2、用译码器74HC138和适当的逻辑门电路实现函数:（10分） 注： 图1 74HC138芯片示意 表1 74HC138逻辑功能表 3、分析如图（a）所示时序电路，设电路的初始状态为0。 （1）画出其状态表和状态图（10分） （2）画出在时钟脉冲作用下（见图（b）），Q和Z的波形图。（5分） 4、用74160设计一个7进制计数器，其计数状态为自然二进制数1001~1111。74160芯片示意图以及功能表如下图所示。（10分） 注：“L”表示低电平“0”；“H”表示高电平“1”；“x”表示“不关心” 5、试用上升沿触发的D触发器设计一个1111序列检测器，它有一个输入端A和一个输出端Y。 从A端输入串行的数据，如果连续输入四个“1”，则输出端Y输出高电平“1”，否则输出低电平“0”。（15分） 系别 班次 学号 姓名 . ………密………封………线………以………内………答………题………无………效…… 第 4 页