通信与电子系统综合设计实验_6系要点解读.docxVIP

通信与电子系统综合设计 院 系： 信息学院6系 姓 名： 学 号： 邮 箱： cxxie@mail.ustc.edu.cn 手 机： 2013年12月27日 设计一 实现FPGA对CPLD外设的全部利用 实验要求 编写CPLD程序控制其外设(LED,数码管,输入开关等)，并全部提供给FPGA使用 编写CPLD与FPGA(XC2V2000)的接口电路,实现FPGA与CPLD外设的直接对应关系. 编写FPGA程序测试CPLD的全部外设 实验说明 1.硬件分析 本次实验涉及的硬件包括：4个脉冲触发开关、8个拨码开关、8个7段数码管、32个LED发光二极管以及如图1.1所示的CPLD和FPGA芯片。 0/1开关 8位 脉冲开关 4位 LED 32位 数码管 8位 Xilinx CPLD XC95114XL Xilinx FPGA XC2V2000 图1.1 硬件连接图 2.实验要求分析 要求通过FPGA对CPLD的全部外设进行控制，如果不进行编码则需要4+8+32+16=60根连接线，而实际只有23条，在这种情况下，对于8位拨码开关，可以在CPLD中对进行并串转换，8位需要