EDA技术课程实用数字钟系统设计09概要.ppt

学习子领域3数字系统的EDA设计 项目11实用数字钟系统设计 学习目标 能正确分析任务要求，并能根据系统任务的要求，分析确定系统方案，拟制实用数字钟系统的顶层结构功能图 能正确编制实用数字钟系统各部件的VHDL程序 能使用原理图输入法设计系统顶层结构图 能在Max+PlusII软件平台上对实用数字钟系统各部件VHDL程序进行调试 能在Max+PlusII软件平台上对实用数字钟系统各部件VHDL程序进行功能仿真 在Max+PlusII软件平台上对实用数字钟系统进行联调 能在Max+PlusII软件平台上对实用数字钟系统进行功能仿真 能在EDA实验系统上对实用数字钟系统进行硬件验证、测试 能在Max+PlusII软件平台上对实用数字钟系统功能与性能进行完善提高 主要内容 较复杂数字系统设计的任务分析方法 实用数字钟系统方案的构建方法 实用数字钟系统顶层结构功能图的拟制 正确编制实用数字钟系统各部件的VHDL程序 使用原理图输入法设计系统顶层结构图 在Max+PlusII软件平台上对实用数字钟系统各部件VHDL程序进行调试 在Max+PlusII软件平台上对实用数字钟系统各部件VHDL程序进行功能仿真 在Max+PlusII软件平台上对实用数字钟系统进行联调 能在Max+PlusII软件平台上对实用数字钟系统进行功能仿真 在EDA实验系统上对实用数字钟系统进行硬件验证、测试 在Max+PlusII软件平台上对实用数字钟系统功能与性能进行完善提高 回顾点评 任务与要求: 回顾点评 回顾点评 绝大部分同学都很认真，能完成项目。 项目任务:实用数字钟系统设计 项目任务:实用数字钟系统设计 一种24小时秒表设计框图 项目案例分析：数字钟及校园打铃系统设计 设计目标： 1、基本的数字钟计时功能、校时功能； 2、定时闹钟功能； 可以任意设定闹钟时间，闹铃时间为1分钟。 3、校园打铃功能； （1）正常教学打铃：分夏季作息时间和春季作息时间打铃，响铃时间20秒。两季作息时间通过开关切换。 （2）考试时间打铃，响铃时间20秒。 （3）正常教学打铃和考试打铃通过开关切换。 原理图设计方法 状态机程序 状态机程序 二、定时闹钟功能电路设计 定时器控制电路及定时时间存储电路设计 三、校园打铃系统功能电路设计 提醒 请在进入实验室前在做好充分的准备！ 2选1多路选择器VHDL程序 ENTITY mux21a IS PORT( a, b : IN BIT ; k : IN BIT; c : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN c = a WHEN k = ‘1 ELSE b ; END ARCHITECTURE one ; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY zhuantaiji IS PORT ( CLK 0,reset: IN STD_LOGIC; y : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END zhuantaiji; ARCHITECTURE behav OF zhuantaiji IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL stx : states ; BEGIN COMREG : PROCESS(CLK,RESET) BEGIN --决定转换状态的进程 IF RESET =1 THEN STX = ST0; ELSIF CLKEVENT AND CLK = 1 THEN CASE STX IS WHEN st0 = STX = st1; WHEN st1 = STX = st2; WHEN st2 = STX = st3; WHEN st3= STX = st0; WHEN OTHERS = STX = st0; END CASE ; END IF; END PROCESS COMREG ; COM1: PROCESS(STX) --输出控制信号的进程 BEGIN