触发器和时序逻辑电路精要.ppt

第21章 触发器和时序逻辑电路 21.1.1 R－S 触发器 21.1.2 主从JK触发器 21.1.4 触发器逻辑功能的转换 21.2 寄存器 21.2.2 移位寄存器 21.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例: 分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 21.3.2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 21.5 555定时器及其应用 1. 由555定时器组成的单稳态触发器 1. 由555定时器组成的单稳态触发器 1. 由555定时器组成的单稳态触发器 2. 由555定时器组成的多谐振荡器 第21章 触发器和时序逻辑电路 例、用74LS161构成七进制计数器。（用计数器的进位信号进行反馈置数） 自L开始计数，计至1111时，利用进位信号将输出置成L，又从L开始计数。为M进制计数器 T P C0 D0 D1 D2 D3 Q1 Q2 Q3 Q0 LD CLR 74LS161 CP 1 1 1 1 1 0 0 M=2n-L 七进制计数器 24-9=7 163_7.ewb CP 用两片74LS290构成 65 进制8421码计数器 74LS290(十位) CP0 CP1 Q0 Q3 Q1 Q2 S9(2) S9(1) R0(2) R0(1) CP0 CP1 Q0 Q3 Q1 S9(1) R0(2) R0(1) 74LS290(个位) Q2 S9(2) 采用先级连，后反馈置零的方法 用两片74LS290构成 30 进制计数器 采用先反馈置零，后级连的方法 CP 74LS290(十位) CP0 CP1 Q0 Q3 Q1 Q2 S9(2) S9(1) R0(2) R0(1) CP0 CP1 Q0 Q3 Q1 S9(1) R0(2) R0(1) 74LS290(个位) Q2 S9(2) 用两片74LS290构成 20 进制计数器 采用先反馈置零，后级连的方法 CP 74LS 90(十位) CP0 CP1 Q0 Q3 Q1 Q2 S9(2) S9(1) R0(2) R0(1) CP0 CP1 Q0 Q3 Q1 S9(1) R0(2) R0(1) 74LS 90(个位) Q2 S9(2) 用两片74LS290构成 20 进制计数器 CP 74LS 90(十位) CP0 CP1 Q0 Q3 Q1 Q2 S9(2) S9(1) R0(2) R0(1) CP0 CP1 Q0 Q3 Q1 S9(1) R0(2) R0(1) 74LS 90(个位) Q2 S9(2) BCD码计数 CP 用两片74LS290构成 42 进制计数器 74LS290(十位) CP0 CP1 Q0 Q3 Q1 Q2 S9(2) S9(1) R0(2) R0(1) CP0 CP1 Q0 Q3 Q1 S9(1) R0(2) R0(1) 74LS290(个位) Q2 S9(2) 采用先级连，后反馈置零的方法 BCD码计数 用两片74LS290构成 42 进制计数器 CP 74LS 90(十位) CP0 CP1 Q0 Q3 Q1 Q2 S9(2) S9(1) R0(2) R0(1) CP0 CP1 Q0 Q3 Q1 S9(1) R0(2) R0(1) 74LS 90(个位) Q2 S9(2) 采用先反馈置零，后级连的方法 用N进制计数器构成M进制计数器的方法 对于异步清零计数器要用M的输出状态反馈实现 1）反馈置零法 2）级连法 将N1进制计数器的最高位的输出端和N2进制计数器的计数脉冲输入端串联起来，构成M进制计数器。 M= N1· N2 注意进位方式 3）反馈置数法 利用计数器的输出代码进行反馈置数 利用计数器的进位信号进行反馈置数 适用于具有并行置数功能的计数器。 对于同步清零计数器要用M-1的输出状态反馈实现 用两片74LS290构成M进制8421码计数器 1、把两片74LS290分别接成十进制计数器。 （采用级连法，Q0和CP1相连） 2、实现个位片和十位片间的进位。 （采用级连法，个位片Q3和十位片CP0相连） 3、实现 M 进制计数器。 （采用整体反馈置零法） 555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。 555定时器在工业控制、定时、检测、报警等方面有广泛应用。 21.5.1 555定时器的结构及工作原理 1. 分压器：由三个等值电阻构成 2. 比较器：由电压比较器C1和C2构成 3. 基本R-S触发器 4. 放电开关管T VA VB 输出端