AD与DA转换器精要.pptVIP

2. V－F 变换型A/D转换器 1. 转换原理 第三个CP： 0 0 1 … 0 1 0 1 … 0 ?I ≥6.25V 1 0 1 ?A=6.84V VREF=10V 1 0 0 0 0 0 0 0 ?A=6.84V VREF=10V 1 0 1 0 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 1 小结： 1、 逐次比较型A/D转换器输出数字量的位数越多转换精度越高； 2、逐次比较型A/D转换器完成一次转换所需时间与其位数n和时钟脉冲频率有关，位数愈少，时钟频率越高，转换所需时间越短； 返回 二、V-F变换型A/D转换器 组成及原理：VCO：VI与fout成比例 寄存器：暂寄计数信息（避免转换过程的数字跳动），并行数字输出D 计数器：在TG时间内（定时），按fout频率控制计数器的f(cp)以达到控制（固定频率）计数大小目的， fout大时计数大，计数结果与VI成比例，反映输出。 时钟信号控制闸门G：VG是固定宽度TG的脉冲信号。 特点：