第3章TMS320C54数字信号处理器硬件结构分析.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 不同型号的芯片所带串口类型不同。 芯片型号 SP BSP McBSP TMD ’C541 2 0 0 0 ’C542 0 1 0 1 ’C543 0 1 0 1 ’C545 1 1 0 0 ’C546 1 1 0 0 ’C548 0 2 0 1 ’C549 0 2 0 1 ’C5402 0 0 2 0 ’C5409 0 0 3 0 ’C5410 0 0 3 0 ’C5416 0 0 3 0 ’C5420 0 0 6 0 标准同步串行口（SP）的结构 结构组成： 数据接收寄存器DRR； 数据发送寄存器DXR； 接收移位寄存器RSR； 发送移位寄存器XSR； 二个装载控制逻辑电路：完成接收和发送数据的装载； 二个位/字控制计数器：完成位/字传输控制 CPU不可访问 数据总线 数据发送寄存器 DXR(16位) 16 发送移位寄存器 XSR(16位) 装载控 制逻辑 位/字控制 计数器 数据接收寄存器 DRR(16位) 16 接收移位寄存器 RSR(16位) 装载控 制逻辑 位/字控制 计数器 16 16 RINT XINT DR DX FSR CLKR CLKX FSX Clear Clock Clock Clear TMS320C54x标准同步串行口内部结构图 标准同步串行口的外部引脚： 接收通道 发送通道 引 脚 说 明 引脚 说 明 CLKR 接收时钟信号 CLKX 发送时钟信号 DR 接收串行数据信号 DX 发送串行数据信号 FSR 接收帧同步信号 FSX 发送帧同步信号 串口的工作方式可以通过3个存储器映射寄存器来设置，这3个寄存器分别是串口控制寄存器SPC、数据发送寄存器DXR和数据接收寄存器DRR。串口的配置通过SPC寄存器来设置。 发送过程： ①?发送数据装入DXR； ② 当上一个数据发送完后，DXR的数据自动装入XSR； ③ 在发送帧同步信号FSX和发送时钟CLKX作用下，将XSR的数据通过引脚DX发送输出。 接收过程： ①?在接收帧同步信号FSR和接收时钟CLKR作用下，接收数据通过DR引脚移至RSR中； ② 当RSR满时，将数据装入DRR中。 例：两个’C54x DSP芯片串行通信的连接。 ’C54x DR FSR CLKR 接 收 ’C54x DX FSX CLKX 发 送 #1 #2 总线是信息传输的通道，是各部件之间的实际互联线。 总线不仅存在于芯片内部（用于芯片内各部分器件间的信息传输，称为内部总线），也存在于芯片外部（指芯片与芯片之间、模板与模板之间、系统与系统之间以及系统与控制对象之间存在的总线，称为外部总线）。 C54x DSP的外部总线包括数据总线（D0~D15）、地址总线（A0~A15）和一组用于访问片外存储器与I/O端口的控制总线（12条）其中，TMS320C548、TMS320C549 DSP具有23条地址总线。 C54x DSP的外部程序或数据存储器以及I/O扩展的地址总线和数据总线复用，完全依靠片选和读写选通配合时序控制完成外部程序存储器、数据存储器和扩展I/O的操作。 3.5.5 外部总线结构 表3-13 C54x DSP的主要外部总线 外部接口总线是一组并行总线。它有两个互相排斥的选通信号MSTRB和IOSTRB。前者用于访问外部程序或数据存储器，后者用于访问I/O设备。读/写信号R/W则控制数据传送的方向。 *1. 软件可编程等待状态发生器 *一. 外部总线控制 除了控制总线外，TMS320C54x片内还有两个部件控制着外部总线的工作。 软件可编程等待状态发生器使可以将外部总线周期延长多达7个机器周期（对C5402、C5409、C5410、C5420最多可延长14个机器周期），使C54xx能很方便地与外部慢速器件相接口. 如果外部器件要求插入7个以上（对C5402、C5409、C5410、C5420最多可大于14个）的等待周期，则可以利用硬件READY线来接口。当无任何外部硬件时，等待状态发生器不工作。 软件可编程等待状态发生器的工作受到一个16位的软件等待状态寄存器(SWWSR)(存储器映射寄存器，地址为0028h)的控制。 在SWWSR中，每3位一组对应5个存储器块空间 （C54x的程序和数据存储空间都由两个32K字的存储块组成，I/O空间由一个64K字的存储块组成）。利用SWWSR，可以为5个存储空间分别插入0-7个周期的等待状态。 SWWSR的结构及各个位的