第4章组合逻辑电路详细资料.ppt

二.优先编码器 接线图 D0 D1 D2 D3 A0 A1 W A G R Y “1” 74LS153 2. 用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。 3. 设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端(实现n+1个变量的函数）。 用数据选择器设计逻辑电路小结 1. 若要产生单输出逻辑函数时, 可先考虑数据选择器。 二、用译码器设计多输出逻辑电路 从功能表可知： 例：用2-4线译码器产生一组多输出函数。 参考上页的逻辑式 可知 =Y1Y2 =Y0Y3 接线图 ≥ ≥ Z2 Z1 Z2 Z1 n-2n 线译码器，包含了n变量所有的最小项。加上或门或与非门，可以组成任何形式的输入变量小于n的组合逻辑函数。 用译码器设计多输出计逻辑电路小结 若要产生多输出逻辑函数时, 使用译码器+门电路较有利。 设计方法（步骤）总结： 1. 由功能确定输入、输出量，写出逻辑式。 2. 把要用的逻辑组件的逻辑函数式变换成与所求逻辑式相类似的形式： ? 若两者形式上完全相同，则该种组件效果最好。 ? 若组件函数式更丰富，则可将多出的输入变量和乘积项适当处理，也可以较方便地得到所需要的逻辑式。 ? 若组件的函数式仅是所要产生的逻辑 式的一部分，可以通过扩展方法得到所需逻辑式。 扩展方法 用使能端或其它输入端扩展，适当