7段数码显示译码器的VHDL设计.docVIP

下载本文档

116
0
约1.4千字
约 2页
2017-06-07 发布于重庆
举报
版权申诉

7段数码显示译码器的VHDL设计.doc

1、本文档共2页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

7段数码显示译码器的VHDL设计

xxxxxx大学实验报告课程名称：EDA技术试验实验名称：7段数码显示译码器的VHDL设计学号：xxxxxxxx 姓名：xxx 指导教师评定：__________________ 签名：____________________________ 一、实验目的 1、学习7段数码显示译码器的设计; 3、了解使用VHDL表达和设计电路的方法和学习多层次设计方法. 实验仪器:计算机,Quartus 2软件实验步骤: 新建一个文件夹,打开Quartus 2软件,选择FILE-NEW菜单,在弹出的NEW对话框中选择DEVICE DESGIN FILE页的原理图文件编辑器输入项VHDL FILE,按确定键打开VHDL编辑器窗口;在VHDL编辑器窗口输入2选1多路选择器的VHDL描述; :IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END; ARCHITECTURE one OF DecL7S IS BEGIN PROCESS(A) BEGIN CASE A(3 DOWNTO 0) IS WHEN “0000”=LED7S=”0111111”; WHEN “0001”=LED7S=”0000110”; WHEN “0010”=LED7S=”1011011”; WHEN “0011”=LED7S=”1001111”; WHEN “0100”=LED7S=”1100110”; WHEN “0101”=LED7S=”1101101”; WHEN “0110”=LED7S=”1111101”; WHEN “0111”=LED7S=”0000111”; WHEN “1000”=LED7S=”1111111”; WHEN “1001”=LED7S=”1101111”; WHEN “1010”=LED7S=”1110111”; WHEN “1011”=LED7S=”1111100”; WHEN “1100”=LED7S=”0111001”; WHEN “1101”=LED7S=”1011110”; WHEN “1110”=LED7S=”1111001”; WHEN “1111”=LED7S=”1110001”; WHEN OTHERS= NULL; END CASE; END PROCESS; END; 打开波形编辑器,分别运行2选1多路选择器,观察他们的输出波形调出VHDL描述产生的2选1多路选择器的原理图.点击TOOLS-NELIST VIEWERS-RTL VIEWERS,即调出VHDL描述产生的2选1多路选择器的RTL电路图,如所示: 7段数码显示译码器的设计了解使用VHDL表达和设计电路的方法和学习多层次设计方法