Verilo-数字频率计.docxVIP

Abstract 摘要 IIII I 摘 要 本文介绍了基于FPGA的数字频率计的设计方法，设计采用硬件描述语言Verilog ，在软件开发平台ISE上完成，可以在较高速时钟频率（48MHz）下正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对Verilog程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan3A上取得良好测试效果。 关键词：FPGA，Verilog，ISE，测频方法 Abstract  PAGE II Abstract This paper introduces the design method of digital frequency meter based on FPGA, which use hardware description language-Verilog in software development platform ISE and can word in relatively high-speed clock of 48MHz. The frequency meter uses the method of frequency measurement, which could accurately measure the frequency of signals between 10Hz to 100MHz. This system uses the simulation tool-ModelSim to run and debug the Verilog program, and design the circuit placement. A good result can be achieved when the program was burnt on the chip Spartan3A. Keywords: FPGA, Verilog, ISE, Frequency Measurement 第四章 顶层电路及总体仿真 目录  PAGE IV  PAGE III 目 录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc292449886 第一章 测量原理与方法  PAGEREF _Toc292449886 \h 4  HYPERLINK \l _Toc292449887 1.1 测频方法  PAGEREF _Toc292449887 \h 4  HYPERLINK \l _Toc292449888 1.2 测周方法  PAGEREF _Toc292449888 \h 5  HYPERLINK \l _Toc292449889 1.3 等精度测量法  PAGEREF _Toc292449889 \h 5  HYPERLINK \l _Toc292449890 1.4 放大整形电路  PAGEREF _Toc292449890 \h 6  HYPERLINK \l _Toc292449891 1.5 时基信号产生  PAGEREF _Toc292449891 \h 7  HYPERLINK \l _Toc292449892 第二章 任务要求  PAGEREF _Toc292449892 \h 8  HYPERLINK \l _Toc292449893 第三章 各模块功能及介绍  PAGEREF _Toc292449893 \h 8  HYPERLINK \l _Toc292449894 3.1 分频器  PAGEREF _Toc292449894 \h 8  HYPERLINK \l _Toc292449895 4.2 闸门选择器  PAGEREF _Toc292449895 \h 10  HYPERLINK \l _Toc292449896 4.3 频率计数器  PAGEREF _Toc292449896 \h 12  HYPERLINK \l _Toc292449897 4.4 锁存器  PAGEREF _Toc292449897 \h 14  HYPERLINK \l _Toc292449898 4.5 扫描显示控制译码系统  PAGEREF _Toc292449898 \h 15  HYPERLINK \l _Toc292449899 第四章 顶层电路及总体仿真  PAGEREF _Toc292449899 \h 16  HYPERLINK \l _Toc2