29.2-LD驱动器设计.docVIP

EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 9.2 LED驱动器设计 2007年2月10日 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 LED数码管的工作原理 LED数码管用8段发光二极管来显示数字，每一段 都是一个发光二极管。一般把所有段的相同一端相 连，连接到地（共阴极接法）或者是连接到电源（ 共阳极接法）。 * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 FPGA实现LED静态显示控制 运用硬件描述语言（如VHDL ）设计一个显示译码驱动器 ，即将要显示的字符译成8段 码。由于FPGA有相当多的引 脚端资源，如果显示的位数N 较少，可以直接使用静态显 示方式，即将每一个数码管 都分别连接到不同的8个引脚 线上，共需要8×N条引脚线 控制，如左图所示。 * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 采用FPGA实现LED数码管动态显示控制 l l l N个LED数码管以静态方式显示时，需用到8×N条 引脚线。在较为复杂的系统中，FPGA的引脚端资 源是有限的。因此对于多个LED数码管显示，可以 采用扫描方式来实现LED数码管动态显示。 实现方法是依次点亮各个LED数码管，循环进行显 示，即一个数码管显示之后另一个数码管马上显 示，利用人眼的视觉暂留特性，可以到多个数码 管同时显示的效果。 采用扫描方式来实现LED数码管动态显示，控制好 数码管之间的延时是相当重要。 接下页 * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 l 根据人眼视觉暂留原理，LED数码管每秒的导 通16次以上，人眼就无法分辨LED数码管短暂 的不亮，认为是一直点亮的（其实LED数码管 是以一定频率在闪动的）。 l l 但是，延时（导通频率）也不是越小越好，因 为LED数码管达到一定亮度需要一定时间。 如果延时控制的不好则会出现闪动，或者亮度 不够。据经验，延时0.005秒可以达到满意的效 果。 接下页 * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 l l 修改延时，亦能得到更多的显示效果，如加长延 时，使得数码管显示一小段时间，再点亮下一个 ，即可得到数码管逐个显示的效果。 另外，显示的字符有变化时，可在延时到达后送 一个低电平（共阴极数码管）让LED数码管先短 暂熄灭，再显示下一个字符，可使在视觉上字符 的变化更清晰。 * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 FPGA实现LED动态方式显示的控制电路 * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 FPGA驱动LED静态显示程序(1) l l l l l l l l l l l l library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity decoder is Port (seg:in std_logic_vector(3 downto 0 ); --四位二进制码输入 q3:out std_logic_vector(6 downto 0) ); --输出LED七段码 end decoder; architecture Behavioral of decoder is begin process(seg) begin 接下页 * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 FPGA驱动LED静态显示程序(2) l l l l l l l l l l l l l case seg is when 0000 = q3=0000001;--0 when 0001 = q3=1001111;--1 when 0010 = q3=0010010;--2 when 0011 = q3=0000110;--3 when 0100 = q3=1001100 --4 when 0101 = q3=0100100;--5 when 0110 = q3=0100000;--6 when 0111 = q3=0001111;--7 when 1000 = q3=0000000;--8 when 1001 = q3=0000100;--9 when others = q3=1111111; end case; end process; end Behavioral; * 第1页  EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 FPGA驱动LED动态显示（4位电子表）