7人表决控制电路资料.doc

摘 要 7人表决控制电路是一简单的输入信号检测与处理、产生输出控制信号的逻辑电路。本文详细介绍了依据功能要求进行控制电路方案设计的过程，并在此基础上将整体电路分为输入信号处理模块,计时模块,译码模块，比较模块，显示模块等主要功能模块。实现中采用Verilog HDL描述、ModelSim进行功能仿真、ISE进行逻辑综合和适配下载，最后在Altera的CycloneⅡ芯片EP2C8Q208C8上实现并完成测试。在此过程中，完整地建立了测试平台，完成了功能和时序仿真，从而保证了设计的功能与时序的正确性。 关键词 Verilog HDL；FPGA；仿真；综合；动态扫描 目 录 引 言 1 1 总体电路结构设计 2 1.1 电路功能与性能 2 1.2 主要调度算法 2 1.3 电路接口 3 1.4 电路功能框图 4 1.5 验证方案 5 2 模块设计 6 2.1 输入信号处理模块设计 6 2.2 计时模块设计 8 2.3 译码模块设计 8 2.4 比较模块设计 9 2.5 显示模块设计 10 3 设计仿真与测试 11 3.1仿真与测试的功能列表 11 3.2 仿真平台构建和仿真结果 11 3.2.1 顶层仿真平台与激励 11 3.2.2 电路功能仿真结果 12 3.2.3 电路后仿真结果 13