触发器和锁存器实验文件.docVIP

《数字逻辑电路》实验报告 课程名称：数字逻辑电路实验 实验编号：06 实验名称：触发器和锁存器实验 报告时间：2013.11.10 实验目的 本实验的目的是复习锁存器和触发器的工作原理，复习时序电路中电路时序图的分析和阅读。学习在Quartus二编译器中如何对时序电路进行仿真，了解Verilog语言中阻塞赋值语句和非阻塞赋值语句的区别。 实验原理（背景知识） 理论知识： 锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。 触发器（trigger）是SQL server 提供给程序员和数据分析员来保证数据完整性的一种方法，它是与表事件相关的特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert，delete， update）时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。 三．实验环境和工具： Quartus||12.0 四．实验设计思路 新建一个Verilog语言文件，在此Verilog元文件中试调用三种不同的存储单元来完成，编译工程，用RTL Viewer工具查看代码生成的寄