毕业设计(论文)_基于单周期mips微控制器设计.doc

毕业设计(论文)_基于单周期mips微控制器设计.doc

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
毕业设计(论文)_基于单周期mips微控制器设计

课程设计题目: 基于单周期MIPS的微控制器设计 已知技术参数和设计要求: load/store,算术逻辑运算,流程控制三部分是RISC处理器系统的主要组成部分,是RISC处理器的基础,本设计以MIPS处理器的指令子集为例,研究RISC的基本实现及原理。 1)单周期MIPS(load/store指令部分)设计与实现 设计要求:参考《计算机组成与设计--硬件/软件接口》、设计处理器整体结构和模块划分,实现支持load word(lw)、store word(sw)指令的MIPS单周期数据通路,并比较各种实现的效率、面积和速度。 2)单周期MIPS(算术逻辑运算指令部分)设计与实现 设计要求:参考《计算机组成与设计--硬件/软件接口》、设计处理器整体结构和模块划分,实现支持add、sub、and、or和slt指令的MIPS单周期数据通路,并比较各种实现的效率、面积和速度。 3)单周期MIPS(流程控制指令部分)设计与实现 设计要求:参考《计算机组成与设计--硬件/软件接口》、设计处理器整体结构和模块划分,实现支持branch equal(beq)、jump(j)、jump and link(jal)、jump register(jr)指令的MIPS单周期数据通路,并比较各种实现的效率、面积和速度。 4)通用异步串行收发器(UART)设计与实现 具有基本手法功能的通用异步串行收发器,并比较各种实现的效率、面积和速度。 5) 小组实现基于MIPS(子集)单周期数据通路的嵌入式控制器 设计要求:与同组同学共同完成一个具有11条指令的单周期MIPS实现,连接通用异步串行收发器作为外设,实现嵌入式控制器,并比较各种实现的效率、面积和速度。 基本要求: 1. 确定设计采用的算法; 2. 确定设计的体系结构; 3. 划分所确定的体系结构,画出模块图,确定模块间的连接关系,端口方向及宽度; 4. 确定设计的测试方案、测试点及测试向量; 5. 完成设计的RTL代码及测试代码; 6. 完成设计的验证,给出设计的性能评价(面积、速度等); 7. 撰写课程设计报告。 工作量: 本课程设计拟按照每4人为一组分工并协作完成。每位小组成员分别选择1~4题之一,作为该组同学的课程设计题目独立完成;在完成个人题目基础上小组成员共同完成第5题。 熟悉开发环境、学习工具使用:12学时 分析题目、确定设计方案:12学时 设计、验证以及性能评估、整理数据:36学时 工作计划安排: 2012.8.27 -- 2012.8.29 学习VCS、Design Analyser使用方法,分析设计题目 2012.8.30 -- 2012.9.3 利用Verilog语言进行系统设计、验证 2012.9.4 --2010.9.5 性能评估、整理数据 2012.9.6开始撰写课程设计报告 同组设计者及分工: 指导教师签字___________________ 年 月 日 教研室主任意见: 教研室主任签字___________________ 年 月 日 *注:此任务书由课程设计指导教师填写。 第一部分 功能描述 所有的MIPS指令都是32位,支持多种指令,主要有以下几种: ·数据加载和存储指令:lw、sw指令 ·跳转指令:beq条件跳转和j、jr、jl跳转 ·算数逻辑运算:add、sub、and、or、slt 具体有三种格式: 处理器有32个32位寄存器,并且为了测试和运行方便,配备了一个32字的指令存储器,和一个32字的数据存储器(地址0x0000_0000~0x0000_001f)。还备有UART串口,并且与数据存储器共同编址(0x8000_0000~0x8000_0008)。 第二部分 设计方案 1、设计策略 采用分治:将一个难以直接解决的大问题,分割成一些规模较小的相同问题,以便各 个击破,分而治之。 本实验中,我们将整个数据通路化分成多个模块:寄存器堆、取指部件、扩展器、二选一数据选择器、算术逻辑单元、数据存储器等,分别设计及实现,然后再整体进行逻辑控制,最终实现单周期数据通路。 2、设计思路 建立数据通路: 按照图1设计能够实现R型,lw/sw

文档评论(0)

海纳百川 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档