计算机组成原理第章材料.pptVIP

1 专业技术人员培训 3.字位扩展 字数方向和位数方向同时扩展，增加存储字的数量和存储字长，以构成容量较大的存储器。 5.4 节思考题 1.简述DRAM的写“1”、写“0”和读“1”过程。 2.DRAM为什么要进行刷新操作？有哪些刷新方式？各种刷新方式有何优缺点？ 3.扩展主存容量时，如何计算所需芯片的数量？ 5.5 Cache存储器 5.5.1 程序局部性原理 Cache技术利用程序局部性原理，把程序中正在使用的部分存放在一个高速的容量较小的Cache中，使CPU的访存操作大多数只针对Cache进行，以提高程序的执行速度。 5.5.2 Cache的功能 解决CPU和主存之 间速度不匹配问题，高 速地向CPU提供指令和 数据，加快程序的执行 速度。 5.6.3 Cache的基本原理 5.5.4 cache命中率 增加一个cache，相当于在性能上使主存的平均读出时间接近于cache的读出时间。为此，在存储器访问中，cache的命中率应尽可能接近于1。在一个程序执行期间，设Nc代表Cache完成存取的总次数，Nm代表主存完成存取的总次数，h代表Cache的命中率，则： h=Nc/(Nc+Nm) 若tc代表命中时cache访问时间，tm代表命中时主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta为：ta=htc+(1-h)tm。 设r=tm/tc表示主存慢于cache的倍率，e表示访问效率，则有： e=tc/ta=tc/htc+(1-h)tm=1/h+(1-h)r=1/r+(1-r)h 例5.5：CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为25ns，求cache/主存系统的效率和平均访问时间。 解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h=1/((5+(1-5)×0.95)≈83.3% ta=tc/e=50ns/0.833≈60ns。 5.5.5 主存与cache的地址映射 1.全相联映射 主存的任何一个块都可以直接拷贝到Cache中的任意一行上。灵活较好，块冲突概率低，空间利用率最高，地址变换速度慢，成本高，只适合于小容量的Cache采用。 2.直接映射 只能将一个主存块拷贝到Cache中的一个特定行位置上去。若Cache的这一行中已经有内容，则会产生块冲突，原来的块将被无条件地替换出去。 3.组相联映射方式 全相联映射和直接映射的折衷方案。 将主存按Cache大小等分成若干个区，再将cache和主存中的每个区等分成大小相同的若干组，组间采用直接映射方式，组内采用全相联映射方式。 5.5.6 Cache中主存块的替换算法 1.RND算法(随机替换) 不管Cache的使用情况如何，只根据一个随机数从特定的行位置随机选择一个主存块替换掉。 优点：硬件实现容易，速度较快。 缺点：Cache命中率和工作效率可能被降低。 2.FIFO算法(先进先出) 按照主存块调入Cache的先后次序来决定替换的顺序，最先进入Cache的块为被替换的块。 优点：硬件实现容易，开销小。 缺点：需要记录每个块进入Cache的先后次序，一些 * * 计算机组成原理 第五章 存储系统的层次结构 5.1 存储器概述 5.1.1 主存储器的分类(1)RAM：随机读写，读写时间相同，存取时间与存储单元物理位置无关，断电后信息会丢失，一般用于暂存数据，充当主存和高速缓存。 (2)ROM：读写时间相同，能读不能写，存放BIOS系统程序和用于微程序控制。 RAM和ROM是基于地址的随机存取。 (3)SAM：顺序存取，存取时间长短与信息在存储体上的物理位置有关。 (4)DAM：信息直接存取，存取时间与信息的物理位置有关，比SAM的存取时间短。 SAM和DAM通常统称为串行访问存储器。(5)CAM：基于数据内容的随机存取。 5.1.2 存储系统的层次结构 Cache+主存+外存。 5.1节思考题： 根据数据在主存中的不同存取方式，主存可以分为哪几种类型？各自有何特点？ 5.2 主存储器的组织 5.2.1 主存的基本结构 存储体(核心) 地址线 数据线 读写控 制 线 图5-2 主存的基本结构 地址译码驱动电路(译码器和驱动器) I/O和读写电路(读出放大器、写入电路、读/写控制电路) 5.2.2 主存的主要技术指标 1.主存容量 一个