基于281x的DSP最小系统设计材料.ppt

88 基于TMS320C/F281x的DSP最小系统设计 －－DSP技术 －－硬件结构 －－系统设计 DSP技术 DSP技术内涵 数字信号处理技术（Digital Signal Processing）：包括基本理论和一些实用算法。 数字信号处理器（Digital Signal Processor）：包括硬件系统和软件系统。 微处理器的发展与分类 通用CPU： Von Neuman结构，程序和数据的存储空间合二而一； 单片机/微控制单元(MCU): 除开通用CPU所具有的ALU和CU，还有存储器（RAM/ROM）寄存器，时钟，计数器，定时器，串/并口，有的还有A/D，D/A 数字信号处理器(DSP)： 采用硬件乘法器和Harvard结构设计标志DSP的诞生 DSP的特点 哈佛结构 硬件乘法/累加器 并行性 多种寻址模式 片上测试口 低功耗 DSP核及延伸芯片 …… （1）Harvard结构 程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到20亿次浮点运算/秒（2000MFLOPS） （2）流水线工作模式 (3)独立的硬件乘法器 在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有 ?A(k)B(n—k)一类的运算，大量重复乘法和累加。 通用计算机的乘法用软件实现，用若干个机器周期。DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。 （4）循环寻址（Circular addressing），位倒序（bit-reversed）等特殊指令 使FFT、卷积等运算中的寻址、排序及计算速度大大提高。1024点FFT的时间已小于1ms （5）独立的DMA总线和控制器 有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，在不影响CPU工作的条件下，DMA速度已达800Mbyte/s以上 （6）多处理器接口 TMS320C40有6个8-bit的接口，使多个处理器可以很方便的并行或串行工作 （7）JTAG（Joint Test Action Group）标准测试接口（IEEE 1149标准接口） 便于对DSP作片上的在线仿真和多DSP条件下的调试。 （8）外延器件的发展 （9）低功耗 DSP的供电电压通常都较低。 DSP通常有多种低功耗待机模式。 DSP处理器实现高速运算的途径 硬件乘法器及乘－加单元 多个执行单元 高效的存储器访问 定点的数据格式 零开销循环 数据流的线性I/O 专门的指令集 （1）硬件乘法器及乘－加单元 在数字信号处理中，需要进行大量乘加运算，比如求卷积、相关、FFT等运算中。 通用微处理器中做乘法运算是通过一系列移位和加法运算来实现的，需要多个机器周期。 DSP中具有专门的硬件设备－乘法器和专用乘法指令，可以在单机器周期内完成一次乘法运算。 （2）多个执行单元 在DSP的应用中通常需要进行大量复杂的数字计算。 DSP处理器中往往包含若干可独立执行的单元，进行并行的处理。比如，在大多数DSP核中，包含ALU单元，shifter（移位器）和MAC单元等，它们可以并行运行。 （3）高效的存储器访问 为提供高速的指令周期，要求DSP具有与之配套的高的存储器宽度。 DSP具有的哈佛结构将指令和数据分开存储，允许在单周期内并行地取指令和操作数。 对双操作数指令采用特别的方法－－加入指令cache（高速缓存）来处理。 具有专门的硬件来支持存储器地址计算，并且这些地址产生单元（DAG）与DSP处理器的主要执行单元并行工作。 （4）定点的数据格式 大多数的DSP处理器采用定点数据格式，在这种格式中，小数点位于数据字里的固定位置。 采用定点DSP可以降低开发成本及功耗。 大多数定点DSP都采用16位数据字，有些采用20、24、甚至32位数据字。 为了保证使用定点数据时的信号质量，DSP处理器都有专门的硬件和软件操作，保证一系列运算后的数据精度。 （5）零开销循环 DSP算法中常常需要进行大量的循环处理。因此DSP为循环操作提供了高效的支持，可以在无须花费任何时钟周期的情况下进行循环。 （7）专门的指令集 传统的DSP处理器的指令集都允许在单个指令里并行完成若干个操作。 指令很短，使用最少的存储器单元，并且包含最多的操作。 DSP的开发不能完全使用高级语言，因为它们往往并不适用来描述DSP的算法，会造成编译困难和代码量增大等问题。 DSP硬件结构发展趋势 通用DSP的结构特征 DSP结构的不断完善（Enhanced DSP) DSP结构的发展趋势－高度并行化处理 超长指令DSP（VLIW DSP） 超标量体系结构DSP（Superscalar DSP） 单指令多数据（SIMD） DSP