电工电子综合试验报告.docVIP

电子电工综合试验报告 多功能数字计时器设计 院系： 专业： 姓名： 学号： 指导老师： 时间： 目录 一、实验目的 2 二、设计内容简介 14 三、设计功能要求 14 四、设计电路原理图 15 五、工作原理 15 六、各单元电路原理及逻辑设计 16 1.秒脉冲发生电路 16 2. 计时电路 17 3.译码显示电路 18 4.清零电路 18 5.校分电路 19 6. 报时电路 19 七、电路安装与调试说明 20 八、实验中遇到的问题及解决办法 21 附录 22 1、参考文献 22 2、总电路图 22 3、元器件清单 22 一、实验目的 掌握常见集成电路的工作原理和使用方法。 学会单元电路的设计方法。 二、设计内容简介 本实验采用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。其中控制电路由清零电路，校分电路和报时电路组成。 三、设计功能要求 1、设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号（f1=1Hz,f2=1KHz,f3=2KHz）。 2、设计一个计时电路，完成0分00秒~9分59秒的计时功能。 3、设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）。 4、设计校分电路，在任何时候，拨动校分开关，可以2Hz进行校分。 5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。 6、系统级联调试，将以上电路进行级联完成计时器的所有功能。 7、电路布局合理、排线整齐且功能齐全。 四、设计电路原理图 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如下： 五、工作原理 数字计时器是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间与所需要的起点可能会不相同，所以需要在电路上加一个校分电路，以便将分时刻跳到想要的时刻。为了使标准的1Hz时间信号准确并且稳定，实验中用石英晶体振荡器构成脉冲发生电路。为使电路更加简单，实验中使用一片CC4518的集成块对计时器的秒的个位和分的十位进行计数，用74LS161构成模六计数器实现对秒的十位进行计数，当低位计数器计满10时向高位产生一个脉冲信号，触发高位计数器计数。由于所使用的计数器都有异步清零端，故可通过简单的电路就可以使电路具有开机清零功能和随时清零功能。 六、各单元电路原理及逻辑设计 1.秒脉冲发生电路 脉冲电路为计时电路提供频率为1Hz的秒脉冲计数信号，实验中采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。经分频器CC4060的多级分频，从Q14~Q4可分别获得2，4，8，····1024,2048Hz等不同频率的输出信号。再将2Hz的脉冲信号经二分频电路得到1Hz的秒脉冲信号。D触发器可实现倍频器。将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。另外，4060的管脚Q4和管脚Q5提供2kHZ，1kHZ备用。 器件：32768Hz晶体管、20MΩ电阻、20PF电容、10PF电容、CC4060、74LS74。 计时电路 此部分为该实验的核心部分。实验中采用十进制加法计数器CC4518和四位二进制加法计数器74LS16来实现。CC4518集成了两个十进制加法计数器，分别作为秒个位计数和分计数，74161改造成六进制计数器作为秒十位计数。图中秒进分进位脉冲处于74161的12号管脚处及EN端。 器件:CC4518、74LS161、74LS00 3.译码显示电路 显示电路采用三片CC4511显示译码器和三个七段共阴数码管，电路从0分00秒计到9分59秒。四线七线译码器CC4511的，分别接高电平， LE端接低电平，此时器件处于译码状态。电路连接过程中将CC4518计数器输出QA，QB，QC，QD与译码器CC4511的输入A，B，C，D对接。由于LED数码管实际上是一组发光二极管，因此将译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接。连接CC4511与显示器时，应当在两者的管脚之间串上300Ω的电阻，用来限流。 器件: CC4511、300Ω电阻、LED共阴数码管。 4.清零电路 该电路完成开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经