微机原理与接口技术第2章微处理器程序.pptVIP

2.1.2 微处理器的主要功能 8086CPU内部有14个16位寄存器，可以分为以下三组。 物理地址=段地址×10H+有效地址 控制标志与状态标志的区别： 控制标志：其值由系统程序或用户程序根据需要用指令设置。 状态标志：由中央处理器执行运算指令，并根据运算结果而自动设置。 40条引脚，双列直插式封装 采用分时复用地址/数据总线 两种模式：最大模式、最小模式 最大模式：两个或多个微处理器（多微处理器模式），一个主处理器为8086CPU，另外的处理器可以是浮点数协助处理器8087或I/O处理器8089。 最小模式：只有8086CPU一个微处理器（单处理器模式）。 8086CPU的引脚线按照功能分为3类。 1. 地址、数据引脚线 AD0～AD15： 分时复用的地址数据引脚线，双向、三态。 T1期间作地址线A15～A0用，输出存储单元低16位地址。 T2～T3期间作数据线D15～D0用，双向。 写操作为T2～T3； 读操作为T3，T2处于悬空状态； CPU响应中断及系统总线处理“保持响应”状态时，AD0～AD15处于悬空状态。 T1期间，作为20位地址线的高4位A19～A16。 T2～T4期间作为S6～S3状态线用。 2. 控制引脚线 CPU在进行具体操作时所发出的控制信号，CPU的操作不同，使用的引脚线也各不相同。 最大模式下，除了8282锁存器和8286数据收发器外，还增加了8288总线控制器。 8288引脚如图所示： ：I/O端口写命令。有效时，把数据总线上的数据写入被选中的端口中。它相当于最小模式系统中由CPU发出的控制信号 有效和 为低电平的组合。 ：存储器读命令。有效时，被选中的存储单元把数据送到数据总线。它相当于最小模式系统中由CPU发出的控制信号 有效和 为高电平的组合。 ：存储器写命令。有效时，把数据总线上的数据写入被选中的存储单元中。它相当于最小模式系统中由CPU发出的控制信号 有效和 为高电平的组合。 :提前的存储器写命令，其功能与 一样，只是提前一个时钟周期输出。 ：提前的I/O端口写命令，其功能与 一样，只是提前一个时钟周期输出。 ALE：地址锁存允许信号。相当于最小模式系统中的 ALE。 DEN：数据总线允许信号。 DEN有效：数据收发器把局部数据总线和系统数据总线连接，形成一个传输数据的通路； DEN无效：数据收发器使局部数据总线与系统数据总线断开。 1 MB的存储单元，每个存储单元中存放一个8位的二进制信息 每一存储单元用唯一的地址码，其地址范围00000H～FFFFFH。 字节编址:将存储器空间按字节地址号顺序排列的方式。 字：将连续存放的两个字节数据构成一个16位的字 数据：高8位存放在高地址单元，低8位存放在低地址单元。 将低位字节的地址作为这个字的地址。 对准字：字地址为偶地址，存取一个字需要一个总线周期。 非对准字：字地址为奇地址，存取一个字需要两个总线周期。 (1)分段结构 ① 将1M的存储空间划分成若干个段，每个段最大长度64K。 ② 段基址就是指一个段的起始地址。 ③ 逻辑段在物理存储器中可以是邻接的、间隔的、部分重叠的和完全重叠的等4种情况。 ④ 在任一时刻，一个程序只能访问4个当前段中的内容。 (2)物理地址的形成 在8086/8088系统中，每个存储单元都有物理地址和逻辑地址两种地址表示。 物理地址: 20位, 范围为00000H～FFFFFH。 逻辑地址：段地址+偏移量 堆栈：存储器中的一个特殊数据区。 功能：按“后进先出”的原则用来存放需要暂时保存 的数据。 容量：最大64KB，其位置可以在1MB空间内浮动。 栈底在高地址端，栈顶在低地址端，地址由高向低变化。 存储单元的地址=(SS)×10H＋(SP) 压栈：把数据推入堆栈。 (SP)-2送SP，再与SS形成物理地址，将数据存入相应单元。 弹栈：从堆栈取数据。 从当前SS和SP形成的物理地址上取出数据，再将(SP)+2送SP。 堆栈操作：以字为单位，数据必须按规则字存放。 低字节在偶地址单元，高字节在奇地址单元。 按“后进先出”的规则进行SP的修改自动进行。 指令周期（Instruction Cycle） 8086CPU执行一条指令所需要的时间称为指令周期 一个指令周期由一个或若干个总线周期组成，不同指令的指令周期不等长，最短为一个总线周期，长