常用可编程接口芯片(第部分)分析.pptVIP

* * * * * ISR PR IRR 中断处理部件 比较 IRR失效 相应位置1 相应位清0 * * * * * * * * 1 相应位清0 0 一、8259A的内部结构 二、8259A的外部引脚信号 D7-D0： 双向数据输入/输出引脚 用以与CPU进行信息交换 IR7-IR0： 8级中断请求信号输入引脚 规定的优先级为IR0＞IR1＞…＞IR7 当有多片8259A形成级连时，从片的INT与主片的IRi相连。 INT： 中断请求信号输出引脚，高电平有效 用以向CPU发中断请求，应接在CPU的INTR输入端。 三、8259A的初始化命令字（ICW） ICW1：芯片初始化命令字 A0 0 D7 D6 D5 D4 D3 D2 D1 D0 × × × 1 LTIM × SNGL IC4 是否设 置ICW4 1:设置ICW4 0:不设ICW4 规定单片或 级连方式 1:单片方式 0:级连方式 中断触发方式 1:电平触发方式 0:边沿触发方式 标识位 四、初始化流程 设置ICW1 设置ICW2 是否级联? 是否主片? Y 设置主片ICW3 Y 需设ICW4? Y 设置ICW4 N 设置从片ICW3 N N 是否级连 请求信号格式 是否ICW4 设中断类型码 是否为16位系统 是否特殊全嵌套方式 是否缓冲方式 是否中断自动结束方式 五、8259A的操作命令字 OCW1 ：中断屏蔽操作命令字 D7 D6 D5 D4 D3 D2 D1 D0 M7 M6 M5 M4 M3 M2 M1 M0 A0 1 Mi＝1：对应于该位的中断请求被屏蔽 Mi＝0：对应于该位的中断请求得到允许 例：如果OCW1＝01H，则引脚IR0上的中断请求 被屏蔽。 9.1 可编程并行接口芯片8255A 9.2 可编程串行接口芯片8251A 9.3 可编程定时/计数器接口芯片 9.4 可编程DMA控制器 第九章 常用可编程接口芯片 一、8255A的结构和功能 二、8255A的控制字 三、8255A的工作方式 四、8255A的应用举例 9.1 可编程并行接口芯片8255A A组控制 B组控制 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 外设接口 CPU接口 内部逻辑 一、8255A的结构和功能 端口C配合A口和B口工作 控制信号输出或作为状态信号输入 （一）数据端口 8255A内部： A口、B口和C口 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 （二）控制逻辑 据CPU命令控制8255A工作的电路 内部有控制寄存器 A组控制 B组控制 内部总线 端口A和端口C的上半部分（PC7~PC4）：A组 端口B和端口C的下半部分（PC3~PC0）：B组 （三）数据总线缓冲器 用作8255A和DB的接口 1)接收CPU送来的数据或控制字 2)外设传送给CPU的数据或状态信息 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 内部总线 至数据端口 至控制寄存器 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 内部总线 至数据端口 至控制寄存器 控制总线的开放与关闭 控制信息传送的路径和方向 A1 A0=00，选中端口A A1 A0=01，选中端口B A1 A0=10，选中端口C A1 A0=11，选中控制字寄存器端口 （四）读/写控制逻辑 （五）端口寻址 8255A端口选择表 （六）方式选择 8255 AB CB DB RD WR D7~D0 A0 A1 CS PB PA PC 8 8 I/O I/O 4 4 PB7 ~PB0 PA7 ~PA0 PC3 ~PC0 PC7 ~PC4 I/O I/O 8 8 I/O I/O PB7 ~PB0 PA7 ~PA0 PB PA PC 控制或 I/O 控制或 I/O 8 8 I/O I/O PB7 ~PB0 PA7 ~PA0 PB PA PC I/O 控制 方式0：基本输入输出 方式1：选通输入输出 方式2：双向总线 二、8255A的控制字 1、方式选择控制字 方式选择控制字格式 下C口 I/O 1=输入0=输出 B口I/O 1=输入0=输出 B口方式 0=方式0 1=方式1 上C口I/O 1=输入0=输出 特征位 D7=1 A口方式: 00=方式0 01=方式1 1x=方式2 A口I/O 1=输入0=输出 例：在一个8086/8088系统中，有一片8255A芯片，现要求各个端口的工作方式为