QuartusII简单操作流程.docVIP

Quartus II 简单操作流程 操作流程分五个步骤： 设计准备——设计输入——设计处理——设计校验——器件编程 具体在每个步骤要注意的事项： 1. 编辑 插入元器件，在工作区双击即可弹出“insert symbol”对话框。 原理图文件扩展名为 .bdf，VHDL设计文件扩展名为 .vhd，Verilog HDL设计文件扩展名为 .v 选择目标器件，assignment | device…，可在family处选择 max7000s，然后选择具体芯片型号 EPM7128SLC84-15 保存文件时，必须确保文件名与实体名保持一致。 2. 编译 仿真文件扩展名为 .vwf 设置顶层实体，尤其是同一个工程文件夹里有两个及以上实体设计文件时，project | set as top-level entity。若编译后有错误，可双击错误，返回设计文件的错误处，然后修改、保存，并再次编译。 但要注意，排错时务必从第一个错误开始排除，且排一个错后就编译一次，因为后面的错误也许是因为前面的错误引起的。 3. 仿真 首先设置系统参数：仿真时间edit | end time…；网格大小edit | grid sizes…，建议设置200ns。 插入节点：在 name栏双击，弹出 insert node or bus 对话框，点 “node finder…”，在弹出的对话框中，filter栏选择 “pins：all”，然后点 list，左下方框里就会出现前面编译过的设计文件的输入输出端口，然后根据需要选择即可。单个选择，全部选择。 设置节点参数：排在上面的是高位，依次是低位，一般情况下，用得最多。若输入端是总线，可设置成二进制、八进制、十进制和十六进制，可在点设置参数时选择，也可双击仿真区中的value at栏对应节点修改。当节点位数多时，可全部选中要折叠的端口后单击右键点“group”折叠，反之点“ungroup”打开。 当同一个工程文件夹里有两个及以上实体仿真文件时，要在settings…里面的simulator选项卡中的 simulation input 文本框中选择需要仿真的文件。还可复选下面的，这样仿真文件可同步保存仿真结果。 4. 引脚锁定 Assignment | pins…或者 assignment | pin planner…即可完成下载，可下载的编程文件的扩展名为 .pof。编程下载方式只需在首次下载前设置一次。 以上是基本的EDA设计流程，若要进行层次化设计，则顶层文件必须包含底层文件，因此必须将底层文件或底层文件所在的路径添加进来，点settings…，然后在选项卡中添加所需的底层文件，或者在选项卡中将底层文件所在的路径添加进来。 在编辑原理图、仿真及在其他环节时，若对应的工具条隐藏，可在 tools | customs…弹出的对话框中，单击 toolbars 选项卡，然后选中想要显示的工具条即可。