数据采集第六章教材.pptVIP

6.1 A／D转换器的分类 补充 基于Moore状态机设计ADC0809采样 控制 补充 基于Moore状态机设计ADC0809采样 控制 补充 基于Moore状态机设计ADC0809采样 控制 基于Moore状态机设计ADC0809采样 控制 6.7 A／D转换器与微机接口 芯片不具备三态输出缓冲器 相应芯片有ADC1210。 这类芯片输出端不能直接连到数据总 线，必须外加三态缓冲器。 芯片具有三态输出缓冲器，且由片内时序控制 相应芯片有AD571和AD572。 这类芯片不能直接与数据总线相连， 需要通过时序调整接口转换。 6.7 A／D转换器与微机接口 芯片有三态输出缓冲器，且片内时序与 微机总线时序配合 相应芯片有AD574A， 这类芯片的输出端可直接和微机数据 总线相连。 ⑵ 产生芯片选通信号和控制信号 芯片选通信号— 地址信号。 信号产生： 由译码器产生地址信号。 6.7 A／D转换器与微机接口 作用： 给出地址信号，就选通了A／D 芯片。 译码器与地 址总线连接 ①系统采用内存映象I／O方式， 　需要全部地址线参与译码。 ②系统采用I／O映象方式，用部 分低位地址线参与译码。 内存映象—— I／O不单独编址。 I／O映象—— I／O单独编址。 6.7 A／D转换器与微机接口 控制信号完成对A／D转换器的读写控制 不同微机其控制总线不相同： ① 8031单片机中，控制线 共同控 制A／D转换器的读／写操作。 当 时，执行写操作； 当 时，读操作。 6.7 A／D转换器与微机接口 ② 8088CPU的PC机中，控制线 共同控制A／D转换器的读／写操作。 在利用微机地址总线、控制总线对 A／D转换器的读／写进行控制时，要注 意时序匹配。 时序匹配— 微机提供的控制信号的持续 时间和相位关系满足所用 A／D 转换器的控制要求。 6.7 A／D转换器与微机接口 在接有采样／保持器的数据采集系统 中，要考虑采样／保持器、 A／D转换器 和CPU之间的时序配合问题。 ① 用A／D转换器的转换状态信号作为采 样／保持器的模拟开关的控制信号。 保证A／D转换与采样／保持器的 协调。 目的： 通常做法： 6.7 A／D转换器与微机接口 ②A／D转换器的启动转换脉冲宽度应大于 采样／保持器的孔径时间。 保证在启动A／D转换之前采样／保 持器已达到稳定状态，使A／D转换 准确。 目的： 6.7 A／D转换器与微机接口 ⑶ 读出数据 需要解决 的问题 ①A／D转换器与CPU的联络 方式。 ②数据输出格式。 联络方式 联络— CPU与A／D转换器传送信息。 6.7 A／D转换器与微机接口 联络方式 ① 查询方式。 ② 中断方式。 ① 查询方式 查询方式 — CPU不断查询A／D转换器 的STS脚的电平变化。 因此，要将A／D转换器的转换状态 STS脚接在微机I／O口的某一位上。 传到D0 三态缓冲器 AD574 8031 6.7 A／D转换器与微机接口 P0.7 P0.0 . . . D11 D4 . . . D3 D0 . . . STS P2.7 P2.0 . . . 地址 译 码 器 RD + 图6.26 8031与AD574A接口电路中转换状态查询 6.7 A／D转换器与微机接口 AD574A的转换状态信号STS经三态 缓冲器接到数据总线的D0上，在读状态， 用一特定地址选定、打开三态缓冲器，以 供CPU检查转换状态： D0 = 0，A／D处于转换周期； D1 = 1，A／D转换结束。 6.7 A／D转换器与微机接口 ② 中断方式 中断方式 — A／D转换状态信号通过中 断输入线向CPU申请中断，CPU响应中断后，转中断服务程序读转换结果。 三态缓冲器 6.7 A／D转换器与微机接口 AD574A的转换结束信号STS经反相形成正 脉冲去触发74LS74 (D)触发器， 图6.26 AD574与PC总线中断联络方式接口电路 来自AD574 的STS D Q 74LS074 RS 复位信号 端口位X 端口位Y 至PC总线IRQ2 该触发器的输 出经三态缓冲器接到 PC 机总线上空闲的中断 请求线上。 D触发器的清除和三态缓冲器的启动均由 可编程I／O端口位控制。 6.7 A／D转换器与微机接口 在设计接口电路时，究竟是采用查询 还是中断方式，依据处理