8086微处理器教程.pptVIP

Here comes your footer ? Page * VCC、GND：电源、接地 引脚(3个)，5V AD15—AD0（Address Data Bus）:地址/数据复用信号输入/输出引脚(16个),分时输出 。 A19/s6—A15/s3（Address Status Bus）: 地址/状态复用信号输出引脚(4个),分时输出。 8086引脚介绍 两种模式下，名称和功能相同的32个引脚 Here comes your footer ? Page * NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断请求信号输入引脚，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。 CLK/(Clock）：时钟信号输入引脚，主频约为4.77MHZ。占空比约为33%，即1/3周期为高电平，2/3周期为底电平。 8086引脚介绍 两种模式下，名称和功能相同的32个引脚 Here comes your footer ? Page * RD（Read）:读控制输出信号引脚(1)，低电平有效。具体是读内存单元，还是读I/O端口，取决于M/IO控制信号。 Reset(Reset):复位信号输入引脚(1)，高电平有效。复位信号至少维持4个周期。 READY（Ready）:输入引脚，高电平有效，协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。 8086引脚介绍 两种模式下，名称和功能相同的32个引脚 Here comes your footer ? Page * TEST(Test):测试信号，输入引脚，低电平有效,TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。 BHE/S7（Bus High Enable/Status）:高8位数据允许/状态复用信号，分时输出，BHE有效（低电平）表示高8为数据线D15—D8上的数据有效。 MN/MX（Minimum/Maximum Model Control）:最小/最大模式设置，输入引脚。该输入引脚电平的高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。 8086引脚介绍 两种模式下，名称和功能相同的32个引脚 Here comes your footer ? Page * 所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/ 8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。 最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器，即8088/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。 8086引脚介绍 最小模式和最大模式 Here comes your footer ? Page * M/IO（Memory/Input Output）: 存储器/I/O端口选择信号，输出引脚。输出高电平 时，CPU要进行I/O端口的读写操作；引脚输出低电平时，表明CPU要进行存储器的读写操作。 WR (Write): 写控制信号，输出引脚，低电平有效，与 M/IO配合实现对存储单元、I/O端口所进行的写操作控制。 HOLD(Hold Request): 总线保持请求信号，输入引脚，高电平有效。这是系统中的其它总线部件向CPU发来的总线请求信号输入引脚。 HLDA（Hold Acknowledge）:总线保持响应信号输出引脚，高电平有效，表示CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。 8086引脚介绍 最小模式 Here comes your footer ? Page * INTA（Interrupt Acknowledge）:中断响应信号，输出引脚，低电平有效。该引脚是CPU响应中断请求后，向中断源发出的认可信号。 ALE（Address Lock Enable）:地址锁存允许，输出引脚，高电平有效。CPU通过该引脚向地址锁存器8282/ 8283发出地址锁存允许信号，把当前地址/数据复用总线上输出的地址信息，锁存到地址锁存器8282/8283中去。 DEN （Data Enable）:数据允许，输出引脚，低电平有效，为总线收发器8286提供一个控制信号，表示CPU当前准备发送或接收一项数据。 DT/R