实验原理图输入方法剖析.pptVIP

实验三： 原理图输入设计方法 (1) 实验目的：学习原理图的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。 (2)实验原理：设计一个频率计，对待测信号的频率进行检测计算并显示。 应用宏模块的原理图设计 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 用74390设计一个有时钟使能的两位十进制计数器 (3) 波形仿真 两位十进制计数器工作波形 2 频率计主结构电路设计 两位十进制频率计顶层设计原理图文件 两位十进制频率计测频仿真波形 3 测频时序控制电路设计 测频时序控制电路 测频时序控制电路工作波形 6.2.4 频率计顶层电路设计 频率计顶层电路原理图(文件：ft_top.gdf) 频率计工作时序波形 5 设计项目的其他信息和资源配置 (1) 了解设计项目的结构层次 频率计ft_top项目的设计层次 引脚锁定 Device View窗 (6)每个电路的原理分析并给出仿真波形。硬件验证，引脚锁定 Clk clock2 70 Fin clock0 2 L[6..0] 数码管8(pio46-40) 64,63,61,60,58,57,56 H[6..0] 数码管7(pio38-32) 54,52,51,50,49,48,46 Cout 发光管D8(PIO23) 34 (7) 实验报告： 根据以上的实验内容写出实验报告，包括原理图设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。 （8）思考题： 当CLK的频率为8HZ时，输出的值就是FIN的频率值。请分析为什么？ 万能接插口与结构图信号/ 与芯片引脚对照表 结构图上的信号名 EPM7128S-PL84/EPM7160S-PL84 引脚号 引脚名称 PIO0 4 I/O0 PIO1 5 I/O1 PIO2 6 I/O2 PIO3 8 I/O3 PIO4 9 I/O4 PIO5 10 I/O5 PIO6 11 I/O6 PIO7 12 I/O7 PIO8 15 I/O8 PIO9 16 I/O9 PIO10 17 I/O10 PIO11 18 I/O11 PIO12 20 I/O12 PIO13 21 I/O13 PIO14 22 I/O14 PIO15 24 I/O15 PIO16 25 I/O16 PIO17 27 I/O17 PIO18 28 I/O18 PIO19 29 I/O19 PIO20 30 I/O20 PIO21 31 I/O21 PIO22 33 I/O22 PIO23 34 I/O23 PIO24 35 I/O24 PIO25 36 I/O25 PIO26 37 I/O26 PIO27 39 I/O27 PIO28 40 I/O28 PIO29 41 I/O29 PIO30 44 I/O30 PIO31 45 I/O31 PIO32 46 I/O32 PIO33 48 I/O33 PIO34 49 I/O34 PIO35 50 I/O35 PIO36 51 I/O36 PIO37 52 I/O37 PIO38 54 I/O38 PIO39 55 I/O39 PIO40 56 I/O40 PIO41 57 I/O41 PIO42 58 I/O42 PIO43 60 I/O43 PIO44 61 I/O44 PIO45 63 I/O45 PIO46 64 I/O46 PIO47 65 I/O47 PIO48 67 I/O48 PIO49 68 I/O49 SPKER 81 I/O50 结构图上的信号名 EPM7128S-PL84 EPM7160S-PL84 引脚号 引脚名称 CLOCK0 2 IN4 CLOCK1 69 I/O50 CLOCK2 70 I/O51 CLOCK3 73 I/O52 CLOCK4 74 I/O53 CLOCK5 75 I/O54 CLOCK6 76 I/O55 CLOCK7 79 I/O57 CLOCK8 80 I/O58 CLOCK9 83 IN1 * *