电子技术触发器和时序逻辑电路剖析.pptVIP

第１5章 触发器和时序逻辑电路 １5.1 ＲＳ触发器 １5.2 ＪＫ触发器 １5.３ 　Ｄ触发器 １５.４　计数器 １５.５　寄存器 １５.６　５５５定时器及应用 15．1 RS触发器 触发器（Flip Flop，简称FF）是能存储一个“0”和“1”的基本存储单元电路。它和逻辑门一样，是数字系统中的基本逻辑单元。图15.1表示了触发器的框图，它有一个或多个输入，两个互反的输出Q和。当Q=1、=0时触发器处于“1”态，Q=0、 =1时称触发器处于“0”态。通常用Q端的状态表示触发器的状态 触发器有两个基本特点： 一定的输入信号可以使触发器置于“0”态或“1”态。 去掉输入信号以后，触发器的状态能长期保存，直至有新的输入信号使其改变状态为止，此即通常所说的触发器有两个“稳定状态”。 15．1．1 基本RS触发器 1.电路结构 基本RS触发器由两个与非门 的输入和输出交叉连接而成，如图 (a)所示，图 (b)是它的逻辑符号。它有两个输入端和；为复位端，当有效时，Q变为0，故也称为置“0”端; 为置位端，当有效时，Q变为1，故也称为置“1”端；还有两个互补输出端Q和 。 2．逻辑功能 触发器有两个稳定状态。Qn为触发器的原状态（现态），即触发信号输入前的状态；Qn+1为触发器的新状态（次态），即触发信号输入后的状态。其功能可采用状态表、特性方程、波形图或称时序图来描述。 （1）状态表 由图15.2(a)分析出基本RS触发器的工作原理。 当 D=0， D=1时，无论Qn为何种状态，Qn+1=0。 当 D=1， D=0时，无论Qn为何种状态，Qn+1=1。 当 D=1， D=1时，由Qn+1和关系式可知，触发器将保持原有的状态不变。即原来的状态被触发器存储起来，体现了触发器的记忆作用。 当 D=0， D=0时，两个与非门的输出Qn+1和 全为1，则破坏了触发器的互补关系，是不定状态，应当避免出现。 根据以上分析，可列出基本RS触发器的真值表，如表15.1所示 。 （2）特性方程式 由表15.1可得出，现态Qn可以看作是次态Qn+1的一个变量，那么Qn+1便是 的函数。这种逻辑函数叫做触发器的特性方程，表示触发器输出状态的次态Qn+1与现态Qn及输入、之间的逻辑关系表达式。根据表15.1得基本RS触发器特性方程是 Qn+1= D+RDQn D+ D=1 （约束条件） 15.1 从15.1可式可知，Qn+1不仅与输入触发信号 、 的组合状态有关，而且与前一时刻输出状态Qn有关，故触发器具有记忆作用；而且和不能同时为1。 （3）波形图 波形图又称时序图，基本RS触发器的波形如图15.3所示。图中阴影部分表示 和 上所加的“0”信号同时变为“1”信号以后，触发器的状态既可能是“1”也可能是“0”。 15．1．2 可控RS触发器 1.电路结构 ? 可控RS触发器是在RS基本触发器的基础上，增加了两个由时钟脉冲CP控制的门G3、G4就得到如图15.4(a)所示的可控RS触发器，图15.4（b）为其逻辑符号。图中CP为时钟脉冲输入端，简称钟控端或CP端。由于触发器的状态改变与时钟脉冲同步，故有称为同步触发器。 在图15.4中，虚线所示 D和 为直接置0（复位）端和直接置1（置位）端。 如取 D=1， =0，Q=1， =0，触发器置1；如取 ，触发器置0。它不受CP脉冲的控制。因此， 和 端又称为异步置0端和异步置1端。 在 ，触发器正常工作。 根据以上分析，可列出可控RS触发器的真值表，如表15.2所示。 (3)波形图 如果已知CP，R，S波形，可以画出可控RS触发器的输出端波形，如图15．5所示由图可见，这种触发器状态的触发翻转只是被控制在一个时间间隔内，而不是控制在某一时刻。在CP＝1期间，若R，S的状态发生变化，则Q的状态也随之变化。这就是说，在CP＝1期间，Q的状态发生几次翻转，即所谓的空翻。 可控RS触发器当R=S=1时存在着不定状态，这在实际使用中非常不方便，故将它进行适当的变化可得到另外两种常用的JK触发器，D触发器。 15．2 JK触发器 1．电路结构 将可控RS触发器输出交叉引回到输入，就构成了同步JK触发器，如图15.6(a)所示, 图15.6(b)为其逻辑符号。 JK触发器有两个输入控制端J和K，还有两个互补输出 Q和 ，利用Q端和 端互补这一条件克服了可控RS触发器在R=S=1时出现不定状态，从而避免了不定状态。 （1）状态表 由图1