汇编语言及接口技术复习提纲.docVIP

汇编语言及微机接口复习提纲 一、80x86微处理器 1、 8086/8088CPU的结构 8086是内部数据总线与外部数据总线都是16位的微处理器，8088的内部结构和指令功能与8086完全相同，只是其外部数据总线是8位的。8086的地址总线为20位，可直接寻址1MB的内存空间和64KB的I/O端口。 8086CPU从功能上分为执行部件EU（EXECUTION UNIT）和总线接口部件BIU（BUS INTERFACE UNIT） 1）执行部件（EU） 执行部件EU由8个16位的通用寄存器（AX、BX、CX、DX、SI、DI、SP、BP）、1个16位的标志寄存器，16位的算术逻辑单元ALU及EU控制电路组成。EU的功能是执行指令。EU从指令队列取出指令代码，并在ALU中进行计算，运算结果的特征保存在标志寄存器F中。 AX、BX、CX、DX既可作为4个16位寄存器，又可拆分为8个独立的8位寄存器使用，高8位寄存器为AH、BH、CH、DH，低8位寄存器为AL、BL、CL、DL。 F是16位的标志寄存器，但只用其中9位，这9位包括6个状态标志位（ZF、CF、OF、PF、AF、SF）和3个控制标志位（TF、IF、DF）。 2）总线接口部件BIU 总线接口部件BIU包括4个16位的段寄存器CS、SS、DS、ES，1个16位的指令指针寄存器IP、6个字节先入先出的指令队列（8088为4个字节）、总线控制逻辑及计算20位物理地址的地址加法器。 BIU的功能是负责CPU与存储器、输入输出端口传送信息，包括取指令和从存储器或I/O端口存取操作数，前者发生在每一条指令执行之前，后者发生在某些指令的执行过程中。 指令队列的存在使8086/8088的EU和BIU并行工作，从而减少CPU为取指令而等待的时间，提高了CPU的利用率，加快了整机的运行速度，另外也降低了对存储器存取速度的要求，这种技术叫并行技术。 地址加法器按物理地址=（CS）（或（DS）、（ES）、（SS））×16+偏移地址来产生访存的20位物理地址，寻址1MB的内存空间。CS:IP 2． 存储器结构及时序 1）存储单元的地址和内容 微机系统的存储器以字节为单位存储信息。为了正确地存放或取得信息，给每一个字节单元一个编号，称为存储单元的物理地址。 8086/8088有20根地址线，直接可寻址的地址空间为220=1M字节，按00000～FFFFFH进行编址。 在微机系统中，当存放的内容超过8位时，如16位的字、32位的双字，其以字节为单位，从低到高依次存放，即低位占据低地址、高位占据高地址，并用低位地址来表示。因此，同一个地址既可看作字节单元的地址，又可看作字单元、双字单元的地址。 2）存储器的分段 8086/8088系统中，CPU直接可寻址的存储器空间达到1M字节，要对整个存储器空间寻址，需要20位长的地址码，而8086内部的数据结构是16位，ALU不能进行20位的地址运算，为此，8086/8088采用了存储器地址分段的办法。分段以后，存储单元的物理地址=段首地址+偏移地址。分段的两个原则： 每一段最大为64KB，故偏移量为0000~FFFFH。 每一段必须起始于低4位地址为0的单元，段地址寄存器只取段首地址的高16位的值进行保存，将低四位省略，此时存储单元的物理地址为： 物理地址=（段基址）×16+偏移地址。 段基址和偏移量为存储单元的逻辑地址，一个存储单元可以对应多个逻辑地址，但只有一个物理地址。程序以逻辑地址进行编址。 3．8086/8088引脚信号和工作模式 1）最小和最大两种工作模式 8086/8088工作模式，由引脚MN/控制，高电平（接电源）选择最小工作模式，低电平（接地）选择最大工作模式。最小模式构成单处理器系统，由8086/8088CPU提供全部控制信号；最大模式构成多处理器系统，由总线控制器8288译码主处理器CPU或协处理器8087送来的状态信号、、产生相应的总线控制信号。 2）8086/8088引脚信号： （1）AD15～AD0（Address Data Bus）：地址／数据分时复用引脚。 （2）A19/S6～A16/S3(Address／Status)：地址／状态分时复用引脚。 （3）/S7(Bus High Enable／Status)：高8位数据总线允许／状态分时共用引脚。 8086系统的内存储器一般分为两个体，即偶地址体和奇地址体，系统的低8位数据线D7～D0接偶地址体的8根数据线，高8位数据线D15～D8接奇地址体的8根数据线，由A0和组合选择传送的位数。 （4）CLK(Clock)：时钟输入信号。 （5）（Read）：读信号，输出、：测试信号，输入、低电平有效。 3）最小工作模式信号 ⑴ (Interrupt Acknowledge)：中断响应信号，输